[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。该方法包括：形成第一半导体结构，包括：在第一衬底上形成存储串结构；形成第二半导体结构，包括：在第二衬底上形成外围器件；以及键合连接第一半导体结构和第二半导体结构，使得存储串结构和外围器件电连接，并位于第一衬底和所述第二衬底之间；其中，在键合连接第一半导体结构和第二半导体结构之前，形成在第一衬底中且与存储串结构电连接的第一接触结构，或者形成在第二衬底中且与外围器件电连接的第二接触结构。该方法能够有效地避免由于形成接触结构而使两个半导体结构的键合连接失效，从而提高两个半导体结构的电连接可靠性。

技术领域

本申请涉及半导体技术领域，更具体地，涉及三维存储器及其制备方法。

背景技术

随着对存储器的高存储密度和大存储容量的需求，三维NAND存储器通过把存储单元在三维方向上阵列，以解决平面(二维)NAND存储器带来的存储密度和存储容量的限制。

在一种三维存储器的架构中，三维存储器包括沿水平方向延伸的半导体材料的衬底以及位于衬底上的外围电路和存储单元阵列。对这种架构的三维存储器进行制备的过程中，需要在一个衬底上依次串行制备外围器件和存储单元阵列。这种串行加工方式需要考虑后续工艺温度对之前已形成的结构的影响，否则会因为工艺温度过高而导致已形成的结构受损或者破坏，从而影响最终产品的可靠性。尤其对于后段制程工艺以及与在与该工艺关联的结构形成过程中，工艺温度会对已形成的器件结构产生较大影响。

发明内容

本申请提供了一种三维存储器的制备方法，该方法包括：形成第一半导体结构，包括：在第一衬底上形成存储串结构；形成第二半导体结构，包括：在第二衬底上形成外围器件；以及键合连接第一半导体结构和第二半导体结构，使得存储串结构和外围器件电连接，并位于第一衬底和第二衬底之间，其中，在键合连接第一半导体结构和第二半导体结构之前，形成在第一衬底中且与存储串结构电连接的第一接触结构，或者形成在第二衬底中且与外围器件电连接的第二接触结构。

在一些实施方式中，形成在第二衬底中且与外围器件电连接的第二接触结构的步骤包括：在第二衬底上形成外围器件之前，形成第二接触结构。

在一些实施方式中，第二接触结构在第二衬底中的延伸深度小于第二衬底的厚度，其中，键合连接第一半导体结构和第二半导体结构的步骤之后，该方法还包括：薄第二衬底以暴露第二接触结构。

在一些实施方式中，第二接触结构在第二衬底中的延伸深度等于第二衬底的厚度，其中，键合连接第一半导体结构和第二半导体结构的步骤之后，该方法还包括：减薄第二衬底。

在一些实施方式中，键合连接第一半导体结构和第二半导体结构的步骤之后，该方法还包括：在第二衬底的远离第一半导体结构一侧，形成与第二接触结构连接的焊盘结构。

在一些实施方式中，形成在第二衬底中且与外围器件电连接的第二接触结构的步骤包括：形成从第二衬底的形成有外围器件的一侧向相对的另一侧延伸的开孔；以及在开孔内填充导电材料，以形成第二接触结构。

在一些实施方式中，在第一衬底上形成存储串结构的步骤包括：在第一衬底上形成叠层结构；形成贯穿叠层结构至第一衬底的存储串孔；在存储串孔的底部形成外延层；在部分外延层的表面和存储串孔的侧壁形成功能层；以及在功能层的表面形成与外延层接触的沟道层。

在一些实施方式中，在第一衬底上形成存储串结构的步骤包括：在第一衬底上依次形成第一源极层和叠层结构；形成贯穿叠层结构至第一源极层的存储串孔；在存储串孔的底部形成外延层；在部分外延层的表面和存储串孔的侧壁形成功能层；以及在功能层的表面形成与外延层接触的沟道层。在一些实施方式中，在第一衬底上形成存储串结构的步骤包括：在第一衬底上依次形成源极牺牲层和叠层结构；形成贯穿叠层结构和源极牺牲层的存储串孔；在存储串孔的内壁依次形成功能层和沟道层；形成贯穿叠层结构至源极牺牲层的栅极缝隙；经由栅极缝隙，去除源极牺牲层和功能层的与源极牺牲层对应的部分，以形成牺牲间隙；以及在牺牲间隙内形成第二源极层。