[发明专利]阵列基板及其制作方法和显示面板

说明书

本发明公开了一种阵列基板及其制作方法和显示面板，该制作方法包括提供基底；在基底上形成扫描线、栅极和数据线、在栅极绝缘层上形成整面的第二绝缘层；在第二绝缘层上覆盖负性光阻层；从基底的底部对负性光阻层进行曝光和显影，最终对应扫描线、栅极和数据线的位置去除第二绝缘层，而其他区域则保留第二绝缘层；在第二绝缘层上形成整面的金属氧化物半导体层；对金属氧化物半导体层进行图形化处理，使金属氧化物半导体层形成源极、漏极和数据线桥接部。本发明的阵列基板及其制作方法节约了成本。

技术领域

本发明涉及显示器设备技术领域，特别是涉及阵列基板及其制作方法和显示面板。

背景技术

目前，金属氧化物TFT相比低温多晶硅TFT和非晶硅TFT，具有更高电子迁移率、高透光率、低漏电流、低沉积温度、低制造成本等优点而受到广泛关注。然而，在金属氧化物TFT结构中，为了防止金属氧化物背沟道的刻蚀损伤，通常采用刻蚀阻挡层(Etch StopLayer，ESL)结构，来防止背沟道刻蚀损伤，但是需要增加一次光罩，并且在TFT的S/D(源极/漏极)电极制作前，通常进行导体化处理来保证S/D与半导体层间良好的欧姆接触。此种方式中，两步光刻工艺累积的对准偏差限制了有源沟道尺寸的精度，这不利于TFT器件尺寸的“小型化”，同时，蚀刻阻挡层(ESL)结构中引入的刻蚀阻挡层增加了一道薄膜生长和光刻工序，增加了工艺复杂性和成本，间接降低了金属氧化物的市场竞争力。

并且，如图1和图2所示，目前的金属氧化物半导体in cell触控的阵列架构，在有OC层42的情况下：制程均在9mask及以上。具体制程依次包括：通过一次构图工艺(1Mask)形成包括栅极31和外围走线37的图形；通过一次构图工艺(2Mask)形成包括栅极绝缘层32的图形；通过一次构图工艺(3Mask)形成包括金属氧化物半导体层33的图形；通过一次构图工艺(4Mask)形成包括覆盖金属氧化物半导体层33的蚀刻阻挡层34的图形；通过一次构图工艺(5Mask)形成包括漏极35、源极36、数据线(图中未示出)以及用于连接公共电极41与外围走线37的桥接层38；形成第一绝缘层图形；通过一次构图工艺(6Mask)形成包括OC平坦层42的图形；通过一次构图工艺(7Mask)形成包括公共电极41的图形；通过一次构图工艺(8Mask)形成第二绝缘层图形，并在漏极35上方形成贯穿导通孔104；通过一次构图工艺(9Mask)形成像素电极39的图形，像素电极39通过导通孔104与漏极35连接。

发明内容

有鉴于此，本发明提供一种阵列基板及其制作方法，节约了成本。

一种阵列基板的制作方法，制作方法包括：

提供基底；

在基底上依次形成整面的第一金属层和第一绝缘层；

在第一绝缘层上覆盖第一正性光阻层；

从基底的顶部利用第一半色调掩膜板对第一正性光阻层进行曝光，其中第一半色调掩膜板包括第一不透光区、第一半透光区和第一全透光区，第一不透光区对应扫描线、栅极和数据线的导线部，第一半透光区对应数据线的连接部，第一全透光区对应其他区域；

对第一正性光阻层进行显影，在对应扫描线、栅极和导线部的位置保留第一正性光阻层，在对应连接部的位置保留第一正性光阻层，且与连接部对应的第一正性光阻层的厚度小于与扫描线、栅极和导线部对应的第一正性光阻层的厚度，而其他区域则去除第一正性光阻层；

对第一绝缘层和第一金属层进行图形化处理，使第一金属层形成扫描线、栅极和数据线，使第一绝缘层形成覆盖扫描线、栅极和数据线的栅极绝缘层，其中数据线包括导线部和连接部，导线部位于相邻的两根扫描线之间，连接部分别位于导线部的两端并与导线部相连，栅极与扫描线相连；

对第一正性光阻层进行灰化减薄，以去除与连接部对应的第一正性光阻层，但仍保留与扫描线、栅极和导线部对应的第一正性光阻层；