[发明专利]具有至沟槽接触部的自对准过孔的掩埋电源轨

说明书

公开了通过将金属栅极切口形成为对栅极侧壁无选择性的开口而制造的晶体管布置结构。如果开口至少部分地填充有导电材料，则蚀刻工艺可以用于提供电源轨。一旦在开口内沉积了导电材料以形成电源轨，使这种材料在电源轨的面对各种晶体管的栅极堆叠体的部分中凹陷可以在减小寄生电容方面提供进一步的改进。当电源轨的导电材料凹陷以实现自对准到沟槽接触部的过孔时，用于将用于将电源轨电耦合到晶体管的S/D区的沟槽接触部的掩模可以用作掩模。

技术领域

本公开总体上涉及半导体装置领域，并且更具体地，涉及晶体管。

背景技术

场效应晶体管(FET)，例如金属氧化物半导体(MOS)FET(MOSFET)，是包括源极、漏极和栅极端子并使用电场来控制流过装置的电流的三端子装置。FET典型地包括半导体沟道材料、设置在沟道材料中的源极区和漏极区、以及至少包括栅电极材料并且还可以包括栅极电介质材料的栅极堆叠体，栅极堆叠体设置在沟道材料的处于源极区和漏极区之间的一部分之上。因为栅电极材料通常包括金属，所以晶体管的栅极通常被称为“金属栅极”。

最近，具有非平面架构的FET，例如基于鳍状物的FET(FinFET，有时也称为“环绕栅晶体管”或“三栅晶体管”)和纳米带/纳米线晶体管(有时也称为“全环栅晶体管”)，已被广泛探索以作为具有平面架构的晶体管的替代品。

附图说明

通过以下具体实施方式并结合附图，将容易地理解实施例。为了便于描述，类似的附图标记表示类似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。

图1是根据本公开的一些实施例的示例性FinFET的透视图。

图2是示例性集成电路(IC)结构的自顶向下视图，其中可以实施根据本公开的各种实施例的具有至沟槽接触部的自对准过孔的至少一个掩埋电源轨(BPR)。

图3A是图2的IC结构的自顶向下视图，其具有根据本公开的一些实施例的具有至沟槽接触部的自对准过孔的BPR。

图3B提供了根据本公开的一些实施例的未被掩埋的电源轨和具有至沟槽接触部的自对准过孔的BPR的透视图。

图4A提供了根据本公开的一个实施例的图3A的IC结构的截面侧视图，其中截面是沿着示例性金属栅极线截取的。

图4B提供了根据本公开的另一实施例的图3A的IC结构的截面侧视图，其中截面是沿着示例性金属栅极线截取的。

图4C提供了根据本公开的又一实施例的图3A的IC结构的截面侧视图，其中截面是沿着示例性金属栅极线截取的。

图4D提供了具有多晶硅栅极切口的晶体管布置结构的截面侧视图。

图5A提供了根据本公开的一个实施例的图3A的IC结构的截面侧视图，其中截面是沿着与沟槽接触部耦合的源极或漏极(S/D)接触部截取的。

图5B提供了根据本公开的另一实施例的图3A的IC结构的截面侧视图，其中截面是沿着与沟槽接触部耦合的S/D接触部截取的。

图5C提供了根据本公开的一个实施例的图3A的IC结构的截面侧视图，其中截面是沿着不与沟槽接触部耦合的S/D接触部截取的。

图6A-6B提供了制造具有根据本公开的一个实施例的具有至沟槽接触部的自对准过孔的一个或多个BPR的IC结构的示例性方法的流程图。

图7A-7L是示出了使用图6A-6B的方法制造具有根据本公开的一些实施例的具有至沟槽接触部的自对准过孔的一个或多个BPR的IC结构的不同示例性阶段的各种视图。

图8A和图8B分别是晶片和管芯的顶视图，晶片和管芯可以包括具有根据本文公开的任何实施例的具有至沟槽接触部的自对准过孔的一个或多个BPR的一个或多个IC结构。