[发明专利]一种背栅调制器件及其制备方法、存储器、逻辑器件

说明书

本发明提供了一种背栅调制器件及其制备方法、存储器、逻辑器件，其中背栅调制器件可包括但不限于硅衬底、ONO层、单晶硅层、栅极、第一侧墙、第二侧墙、第一源漏极及第二源漏极。ONO层填充于硅衬底上形成的空腔内，单晶硅层形成于ONO层上，栅极形成于单晶硅层上，第一侧墙环绕在栅极的侧壁周围，设置于单晶硅层上，第二侧墙环绕在第一侧墙的侧壁周围，设置于单晶硅层上；第一源漏极设置于硅衬底上，处于单晶硅层的一旁侧；第二源漏极设置于硅衬底上，处于单晶硅层的另一旁侧。本发明能够根据实际需要通过牺牲层和衬底的厚度灵活地控制单晶硅层和ONO结构的厚度，从而最大程度地发挥出背栅调制器件的性能，并能够有效降低器件成本。

技术领域

本发明涉及半导体器件技术领域，更为具体地，本发明能够提供一种背栅调制器件及其制备方法、存储器、逻辑器件。

背景技术

随着集成电路技术的不断发展，出于器件集成度、性能、成本等因素的考虑，对半导体器件的结构设计要求越来越高。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，硅-氧化物-氮化物-氧化物-硅)器件具有工艺简单、兼容性较好、功耗低以及扩展性较强等优点，经常将FDSOI(FullyDepleted Silicon-On-Insulator，全耗尽绝缘体上硅)技术与SONOS技术相结合，以制备出功耗低、性能强的半导体器件。

但是，由于现有SONOS器件工艺以及结构上设计存在的局限，无法根据实际情况灵活调整SONOS关键器件层的厚度，影响了半导体器件的性能，而且器件加工成本较高。

发明内容

为解决现有技术无法灵活调整SONOS关键器件层的厚度、成本高等问题，本发明一个或多个实施例提供了一种背栅调制器件及其制备方法、存储器、逻辑器件。

为实现上述技术目的，本发明提供了一种背栅调制器件，该背栅调制器件可包括但不限于硅衬底、ONO层、单晶硅层、栅极、第一侧墙、第二侧墙、第一源漏极以及第二源漏极。

ONO层，填充于所述硅衬底上形成的空腔内。

单晶硅层，形成于所述ONO层上。

栅极，形成于所述单晶硅层上。

第一侧墙，环绕在所述栅极的侧壁周围，设置于所述单晶硅层上。

第二侧墙，环绕在所述第一侧墙的侧壁周围，设置于所述单晶硅层上。

第一源漏极，设置于所述硅衬底上，处于所述单晶硅层的一旁侧。

第二源漏极，设置于所述硅衬底上，处于所述单晶硅层的另一旁侧。

进一步地，该背栅调制器件还包括浅槽隔离结构。

浅槽隔离结构，形成于所述硅衬底中。所述第一源漏极和所述第二源漏极，均设置于所述浅槽隔离结构围成的硅衬底区域内。

进一步地，所述ONO层包括依次设置的隧穿氧化层、氮化层以及阻挡氧化层；其中，所述阻挡氧化层设置于所述硅衬底上。

进一步地，所述第一侧墙为氮化硅层，所述第二侧墙为氧化硅层。

进一步地，所述栅极由浮栅结构组成。

进一步地，所述栅极由多晶硅和氮氧化硅组成。

为实现上述的技术目的，本发明还提供了一种存储器，所述存储器可包括但不限于本发明实施例中所述的背栅调制器件。

为实现上述的技术目的，本发明提供了一种逻辑器件，所述逻辑器件包括本发明实施例中所述的背栅调制器件。

为实现上述的技术目的，本发明还能够提供一种背栅调制器件的制备方法，该制备方法可包括但不限于如下的一个或多个步骤。

提供硅衬底。