[发明专利]分栅快闪存储器件及其制备方法

说明书

本发明提供了一种分栅快闪存储器件及其制备方法，包括：衬底，包括功能区、第一连接区及第二连接区，若干沿第一方向排布的字线栅线，位于所述衬底上；若干沿第一方向排布的栅极线组，位于所述衬底上，且每个所述栅极线组包括两条浮栅线和两条控制栅线；若干沿第一方向排布的擦除栅线，位于所述衬底上，每条所述擦除栅线包括第一部分和第二部分，所述第二部分位于所述第二连接区中且沿所述第一方向与相邻的两条所述控制栅线电性连接；若干沿第一方向排布的源极线，位于所述擦除栅线的下方的衬底内；若干第一电连接件和第二电连接件，所述第二电连接件与所述擦除栅线的第二部分电性连接；本发明简化了控制栅线的互连工艺。

技术领域

本发明涉及半导体技术领域，尤其涉及一种分栅快闪存储器件及其制备方法。

背景技术

快闪存储器作为一种非易失性存储器，其工作原理是通过改变晶体管或存贮单元的临界电压来控制栅极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，快闪存储器作为电可擦除且可编程的只读存储器的一种特殊结构。在快闪存储器的制备方法中，在衬底上形成有浮栅及控制栅，控制栅上形成有侧墙，由于需要通过控制栅去控制浮栅，可以对浮栅注入或者释放电荷改变存储单元的阈值电压来达到存储或释放数据的目的，因此需要将控制栅通过金属引线引出。随着快闪存储器的尺寸缩减，浮栅、控制栅及侧墙的尺寸都会缩减，在后续进行互连工艺时，工艺窗口的缩减可能会导致控制栅难以通过金属引线引出，提高了互连工艺难度。

发明内容

本发明的目的在于提供一种分栅快闪存储器件及其制备方法，以简化控制栅线的互连工艺。

为了达到上述目的，本发明提供了一种分栅快闪存储器件，包括：

衬底，包括功能区、第一连接区及第二连接区，所述第一连接区位于所述功能区及所述第二连接区之间；

若干沿第一方向排布的字线栅线，位于所述衬底上，且从所述功能区沿第二方向延伸至所述第一连接区和所述第二连接区；

若干沿第一方向排布的栅极线组，位于所述衬底上，每个所述栅极线组位于相邻两条所述字线栅线之间，且每个所述栅极线组包括两条浮栅线和两条控制栅线，所述控制栅线位于对应的所述浮栅线上，所述浮栅线从所述功能区沿所述第二方向延伸至所述第一连接区，所述控制栅线从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区；

若干沿第一方向排布的擦除栅线，位于所述衬底上，每条所述擦除栅线位于对应的栅极线组的两条所述浮栅线之间和两条所述控制栅线之间，每条所述擦除栅线包括第一部分和第二部分，所述第一部分位于所述功能区中，所述第二部分位于所述第二连接区中且沿所述第一方向与相邻的两条所述控制栅线电性连接；

若干沿第一方向排布的源极线，位于所述擦除栅线的下方的衬底内，且从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区；

若干第一电连接件和第二电连接件，分别位于所述第一连接区和所述第二连接区内，所述第一电连接件与所述源极线位于所述第一连接区的部分电性连接，所述第二电连接件与所述擦除栅线的第二部分电性连接。

可选的，还包括若干沿所述第一方向排布的第一侧墙，所述第一侧墙包括第一子侧墙、第二子侧墙及第三子侧墙；所述第一子侧墙位于所述控制栅线上，且从所述功能区沿所述第二方向延伸至所述第一连接区和所述第二连接区；所述第二子侧墙覆盖所述控制栅线与所述擦除栅线相邻的侧面及所述第一子侧墙的至少部分表面，所述第三子侧墙覆盖所述浮栅线与所述擦除栅线相邻的侧面及所述第二子侧墙的至少部分表面，且所述第二子侧墙及所述第三子侧墙均从所述功能区沿所述第二方向延伸至所述第一连接区。