[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。制备三维存储器的方法包括：在衬底的第一表面限定预设区域，并在第一表面的、除预设区域之外的部分形成支撑层；在支撑层的外表面以及预设区域共形覆盖叠层结构，叠层结构包括交替叠置的牺牲层和绝缘层；去除部分叠层结构，以保留叠层结构的、与支撑层的侧表面以及预设区域对应的部分；去除牺牲层以形成牺牲间隙；在牺牲间隙内填充导电材料以形成三维存储器的栅极层和与栅极层连通的字线接触。根据该制备方法，可简化三维存储器的制备工艺，实现栅极层与字线接触的有效连通，并缩小栅极层的、与字线接触接触部分的面积，提高三维存储器的集成度及性能。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构及其制备方法。

背景技术

常规的三维存储器中堆叠的金属栅极层为阶梯形貌，每一个阶梯台阶面与垂直金属连线(字线接触)独立连接，形成存储字线区。在传统三维存储器制备工艺中，台阶形貌的存储结构通常于前道工艺中通过刻蚀形成，而字线接触则在后道工艺中形成。字线接触的形成需要首先通过垂直刻蚀介质层以形成达到栅极层的连接通道，并在后续工艺中通过在连接通道中沉积金属材料形成与栅极层导通的垂直金属连线。

然而，随着三维存储器堆叠层数越来越多，以及三维存储器包括的介质薄膜层(例如，氧化硅层、氮化硅层、多晶硅层和原硅酸四乙酯(TEOS)层)变得越来越复杂，在传统三维存储器制备工艺中，上述达到栅极层的连接通道需要刻蚀的深度越来越深，并且刻蚀形成连接通道时的套准精度也越来越低，因而，在形成连接通道的过程中极易造成栅极层击穿。在这种情况下，在连接通道中填充导电材料之后，会导致不同栅极层之间的短接(即不同层之间的字线桥接)，从而引发存储器的失效。

发明内容

本申请提供了一种可至少部分解决相关技术中存在的上述问题的三维存储器及其制备方法。

本申请一方面提供了一种制备三维存储器的方法，所述方法包括：在衬底的第一表面限定预设区域，并在所述第一表面的、除所述预设区域之外的部分形成支撑层；在所述支撑层的外表面以及所述预设区域共形覆盖叠层结构，所述叠层结构包括交替叠置的牺牲层和绝缘层；去除部分所述叠层结构，以保留所述叠层结构的、与所述支撑层的侧表面以及所述预设区域对应的部分，其中所述侧表面为所述外表面在垂直于所述第一表面的方向的部分；去除所述牺牲层以形成牺牲间隙；以及在所述牺牲间隙内填充导电材料以形成所述三维存储器的栅极层和与所述栅极层连通的字线接触。

在本申请的一个实施方式中，所述侧表面为所述外表面在垂直于所述第一表面的方向的部分。

在本申请的一个实施方式中，去除部分所述叠层结构包括：去除部分所述叠层结构以使所述叠层结构位于所述侧表面的部分在垂直于所述第一表面的方向的长度等于所述字线接触的最大预期高度。

在本申请的一个实施方式中，所述支撑层的厚度不小于所述字线接触的最大预期高度。

在本申请的一个实施方式中，其中保留的所述叠层结构位于所述侧表面的部分暴露于第二表面，所述第二表面与所述第一表面相对，且所述牺牲层包括依次叠置的第一牺牲层和第二牺牲层，在去除所述牺牲层以形成牺牲间隙之前，所述方法还包括：去除所述第一牺牲层暴露在所述第二平面的部分，以使所述第一牺牲层相对于所述第二牺牲层在垂直于所述第一表面的方向形成凹陷；以及采用绝缘材料填充所述凹陷。

在本申请的一个实施方式中，在所述牺牲间隙内填充导电材料之后，所述方法还包括：在所述第二牺牲层暴露在所述第二平面的部分上形成与所述三维存储器的外围器件互连的触点。