[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述半导体结构包括：衬底，包括多个分立的器件单元区，所述器件单元区用于形成标准单元，每个所述器件单元区包括用于形成NMOS器件的第一器件区和用于形成PMOS器件的第二器件区，第一器件区和第二器件区沿第一方向排列；埋入式金属线，位于所述第一器件区和第二器件区之间的衬底中，所述埋入式金属线沿第二方向延伸，所述第二方向与所述第一方向相垂直。本发明实施例提高了器件的连线自由度、有利于释放后段金属互连的绕线空间，进而有利于压缩标准单元的高度，并且提高器件的集成度。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

为了满足持续不断的逻辑芯片微缩的需要，在金属间距非常紧密时，为了优化电源供电能力，目前一种方法是将电源轨向下移动到基底中形成埋入式电源轨(BuriedPower Rails，BPR)。

埋入式电源轨结构中，将电源轨埋入衬底中，深入浅沟槽隔离(STI)模块，从而有利于释放互连的布线资源；而且，埋入式电源轨为采用节距微缩而增加BEOL电阻的技术提供了较低的电阻局部电流分布；此外，埋入式电源轨还有利于减少VDD、VSS、字线和位线的栅格状分布所受到布线拥塞和电阻退化的影响，提高写入裕度和读取速度。

但是，器件的集成度仍有待提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高器件的连线自由度和集成度。

为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，包括多个分立的器件单元区，所述器件单元区用于形成标准单元，每个所述器件单元区包括用于形成NMOS器件的第一器件区和用于形成PMOS器件的第二器件区，第一器件区和第二器件区沿第一方向排列；埋入式金属线，位于所述第一器件区和第二器件区之间的衬底中，所述埋入式金属线沿第二方向延伸，所述第二方向与所述第一方向相垂直。

可选的，所述半导体结构还包括：埋入式电源轨，位于相邻所述器件单元区之间的衬底中，所述埋入式电源轨沿所述第二方向延伸。

可选的，所述半导体结构还包括：凸起部，分立于所述第一器件区和第二器件区的衬底上；沟道结构，位于所述凸起部上方，所述沟道结构和所述凸起部沿所述第二方向延伸；隔离层，位于所述衬底上且围绕所述凸起部；栅极结构，位于所述隔离层上且横跨所述沟道结构，所述栅极结构沿第一方向延伸；源漏掺杂区，位于所述栅极结构两侧的沟道结构内。

可选的，所述埋入式电源轨与所述埋入式金属线的材料相同。

可选的，所述埋入式电源轨的顶面与所述埋入式金属线的顶面相齐平，且所述埋入式电源轨的底面与所述埋入式金属线的底面相齐平。

可选的，所述栅极结构与所述埋入式金属线电连接；或者，所述半导体结构还包括：源漏互连层，位于所述源漏掺杂区的上方且与所述源漏掺杂区相接触，所述源漏互连层与所述埋入式金属线电连接。

可选的，所述埋入式金属线的顶面高于所述衬底的顶面，且低于所述隔离层的顶面；所述半导体结构还包括：覆盖介质层，位于所述埋入式金属线顶部的隔离层中。

可选的，所述半导体结构还包括：栅介质层，位于所述栅极结构与所述沟道结构之间。

可选的，所述栅介质层的材料包括：HfO₂、ZrO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La₂O₃、Al₂O₃、氧化硅和掺氮氧化硅中的一种或多种。

可选的，所述衬底的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述埋入式金属线的材料包括：Co、W、Ni和Ru中的一种或多种。