[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，半导体结构包括：衬底；多个凸起部，分立于第一器件区和第二器件区的衬底上；沟道结构，位于凸起部上；隔离层，位于衬底上且围绕凸起部；掩埋轨道线，位于第一器件区和第二器件区之间的衬底中，掩埋轨道线与相邻的凸起部之间平行间隔设置；覆盖介质层，位于掩埋轨道线顶部上且位于隔离层中；多个栅极结构，位于隔离层和覆盖介质层上且横跨沟道结构，栅极结构包括电极材料层，部分栅极结构的电极材料层贯穿掩埋轨道线顶部上的覆盖介质层，且与掩埋轨道线相接触，使栅极结构与掩埋轨道线电连接，提高了对栅极结构连线的自由度。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

为了满足持续不断的逻辑芯片微缩的需要，在金属间距非常紧密时，为了优化电源供电能力，目前一种方法是将电源轨向下移动到基底中形成埋入式电源轨(BuriedPower Rails，BPR)。

埋入式电源轨结构中，将电源轨埋入衬底中，深入浅沟槽隔离(STI)模块，从而有利于释放互连的布线资源；而且，埋入式电源轨为采用节距微缩而增加BEOL电阻的技术提供了较低的电阻局部电流分布；此外，埋入式电源轨还有利于减少VDD、VSS、字线和位线的栅格状分布所受到布线拥塞和电阻退化的影响，提高写入裕度和读取速度。此外，在晶体管中，埋入式电源轨通常与源漏互连层相连，从而通过互连层向源漏掺杂区供电。

但是，目前晶体管的栅极结构的连线自由度有待提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高了对栅极结构的连线自由度。

为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，包括分立的第一器件区和第二器件区；多个凸起部，分立于所述第一器件区和第二器件区的衬底上；沟道结构，位于所述凸起部上；隔离层，位于所述衬底上且围绕所述凸起部；掩埋轨道线，位于所述第一器件区和第二器件区之间的衬底中，所述掩埋轨道线与相邻的所述凸起部之间平行间隔设置；覆盖介质层，位于所述掩埋轨道线顶部上且位于所述隔离层中；多个栅极结构，位于所述隔离层和覆盖介质层上且横跨所述沟道结构，所述栅极结构包括电极材料层，部分所述栅极结构的电极材料层贯穿所述掩埋轨道线顶部上的覆盖介质层，且与所述掩埋轨道线相接触，使所述栅极结构与所述掩埋轨道线电连接；栅介质层，位于所述栅极结构与所述沟道结构之间、所述栅极结构与所述隔离层顶面之间、以及所述栅极结构与所述覆盖介质层顶面之间；源漏掺杂区，位于所述栅极结构两侧的沟道结构内。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供衬底，包括分立的第一器件区和第二器件区；所述第一器件区和第二器件区的衬底上形成有多个分立的凸起部以及位于凸起部上的沟道结构；在所述第一器件区和第二器件区之间的所述衬底中形成掩埋轨道线，所述掩埋轨道线与相邻的所述凸起部之间平行间隔设置，且所述掩埋轨道线顶部上形成有覆盖介质层；形成多个横跨所述沟道结构的栅极结构，所述栅极结构两侧的沟道结构内还形成有源漏掺杂区；其中，所述栅极结构包括电极材料层，部分的所述栅极结构的电极材料层贯穿所述掩埋轨道线顶部上的覆盖介质层，且与所述掩埋轨道线相接触，使所述栅极结构与所述掩埋轨道线电连接。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的半导体结构，部分的所述栅极结构贯穿所述掩埋轨道线顶部上的覆盖介质层，且与所述掩埋轨道线相接触，以使所述栅极结构与所述掩埋轨道线电连接，从而可以利用掩埋轨道线将第一器件区和第二器件区的栅极结构的电性连接出去，提高了连线的自由度、有利于释放后段互连的绕线空间，或者，利用掩埋轨道线使第一器件区和第二器件区的栅极结构接入外部电源(VDD或VSS)；综上，本发明实施例提高了对栅极结构的连线自由度。