[发明专利]一种悬式瓷绝缘子的半导体釉及其制备方法

说明书

本发明提供一种悬式瓷绝缘子的半导体釉及其制备方法，涉及半导体釉技术领域。该一种悬式瓷绝缘子的半导体釉，包括：釉原料、导电性金属氧化物填料、耐磨填料和助溶剂，且釉原料、导电性金属氧化物填料、耐磨填料和助溶剂的质量比为(45～60)：(15～30)：(12～16.5)：(14～18.5)。通过加入煅烧氧化锌、锂瓷石和锂辉石的釉原料收缩性小，釉面不易出现针孔和裂纹，确保釉面的憎水性和防尘效果，以此降低闪络的发生概率，通过在釉原料中加入二氧化硅、硅酸锆和碳化硼按，进一步增强釉料的机械强度、硬度和耐磨性，同时还能提高釉料的耐化学腐蚀性和粘度，使得釉料附着在悬式半导体绝缘子上后能承受更大的外力荷载。

技术领域

本发明涉及半导体釉技术领域，具体为一种悬式瓷绝缘子的半导体釉及其制备方法。

背景技术

半导体釉绝缘子，特别是在工业区、山区和交通要道等附近运行的绝缘子，常受到工业污染或自然界灰尘、鸟粪等污染，在干燥情况下，这些附着在绝缘子的污染物电阻一般都很大，对运行暂时没有造成什么危险，但当空气湿度较大时，绝缘子表面的污染物被湿润，其表面导电率剧增，使绝缘在工频和操作冲击电压下的闪络电压显著降低，甚至可以使绝缘子在工频电压下就发生闪络，这类闪络通常被称为污闪。

现有的半导体釉的收缩性大，悬式瓷绝缘子上釉后釉面容易出现针孔和裂纹，影响釉面的憎水性和防尘效果，增加闪络发生几率，并且由于悬式半导体釉绝缘子的使用场景通常承受着各种外加载荷，因此半导体釉的机械性能需要进一步提升。

发明内容

(一)解决的技术问题

针对现有技术的不足，本发明提供了一种悬式瓷绝缘子的半导体釉及其制备方法，解决了半导体釉的收缩性大以及釉面的机械性能不佳的问题。

(二)技术方案

为实现以上目的，本发明通过以下技术方案予以实现：一种悬式瓷绝缘子的半导体釉，包括：釉原料、导电性金属氧化物填料、耐磨填料和助溶剂，且釉原料、导电性金属氧化物填料、耐磨填料和助溶剂的质量比为(45～60)：(15～30)：(12～16.5)：(14～18.5)。

优选的，所述釉原料包括有钾长石、石英、滑石和高岭土，且钾长石、石英、滑石和高岭土的质量比为(13～22.5)：(8～17.5)：(7～16)：(11～15)。

优选的，所述导电性金属氧化物填料包括有氧化铟锡、二氧化钌和二氧化锡，且氧化铟锡、二氧化钌和二氧化锡的质量比为(18～23)：(15～26.5)：(17～23.5)。

优选的，所述耐磨填料有二氧化硅、硅酸锆和碳化硼，且二氧化硅、硅酸锆和碳化硼的质量比为(16～28)：(24～32.5)：(18～27.5)。

优选的，所述助溶剂包括有煅烧氧化锌、锂瓷石和锂辉石，且溶剂包括有煅烧氧化锌、锂瓷石和锂辉石的质量比为(9～15.5)：(8～12.5)：(5～7.5)。

优选的，一种悬式瓷绝缘子的半导体釉的其制备方法，包括以下步骤：

S1.首先将钾长石、石英和滑石按配比加入碎石机内进行粉碎，然后将粉碎后的混合碎料加入球磨机磨研磨2～3h，磨制细度为20～30um，筛去杂质后得到釉原料；

S2.然后分别将锂瓷石和锂辉石加入碎石机内进行粉碎，再按配比将粉碎后的锂瓷石碎料、锂辉石碎料和煅烧氧化锌混合后加入球磨机磨研磨1.5～2h，研磨细度为25～35um，筛去杂质后得到助溶剂；

S3.将氧化铟锡、二氧化钌和二氧化锡按配比混合均匀得到导电性金属氧化物填料；

S4.将二氧化硅、硅酸锆和碳化硼按配比混合均匀得到耐磨填料；