[发明专利]一种SiC MOSFET器件及其制备方法

说明书

本发明提供一种SiC MOSFET器件及其制备方法，其SiC MOSFET器件包括第一掺杂类型的重掺杂的衬底、第一掺杂类型的轻掺杂的第一外延层、第二掺杂类型的电场调制区、第一掺杂类型的轻掺杂的第二外延层、第二掺杂类型的阱区、第二掺杂类型的接触区、第一掺杂类型的源区、栅沟槽、栅介质层、第一掺杂类型的多晶硅层、源极欧姆接触层、漏极欧姆接触层、栅极电极、源极电极、漏极电极、钝化层，本发明通过引入电场调制区，可有效调制器件内部电场，消除沟槽底部的电场聚集效应，还可降低沟槽底部栅氧中的电场强度，避免栅氧击穿，从而可防止器件过早击穿烧毁，提升器件可靠性。此外，制备方法与现有制备方法兼容，具有巨大的市场潜力与广泛的应用前景。

技术领域

本发明属于半导体器件生产技术领域，具体涉及一种SiC MOSFET器件及其制备方法。

背景技术

碳化硅(Silicon Carbide，简称SiC)作为第三代宽禁带半导体材料的典型代表，相比于传统硅(Si)材料，SiC具有禁带宽度宽(3.3eV，Si材料的3倍)、临界击穿电场高(3MV/cm，Si材料的5倍)、饱和漂移速度大(2×107cm/s，Si材料的2倍)和热导率高(4.9Wcm-1K-1,Si材料的3倍)等优点，是制备高压大功率器件的理想材料，在高能效、高功率、高温电力电子技术中具有明显竞争力，已成为当前功率半导体技术的研究热点。基于SiC制备的功率MOSFET器件具有电流密度大、击穿电压高、损耗低、高温特性好及耐辐射等优点，相比传统的Si基功率MOSFET器件，可简化功率电子系统的拓扑结构，减小系统体积，降低功率损耗。因此，SiC MOSFET器件在电动汽车、光伏逆变、轨道交通及航空航天等领域极具竞争力。

SiC MOSFET器件结构有平栅型和沟槽型两种，平栅型SiC MOSFET器件由于存在寄生结型场效应晶体管(Junction Field Electric Transistor，JFET)结构，导致器件导通电阻增加，增加器件功耗。沟槽型SiC MOSFET由于采用了沟槽栅极结构，不存在JFET区，器件导通电阻可显著降低，并且导电沟道由横向改为纵向，有效节约了器件面积，功率密度大幅提升。因此，沟槽型SiC MOSFET具有明显的性能优势与广泛的应用前景。然而，沟槽型SiCMOSFET器件由于受沟槽栅底角处电场聚集效应的影响，极易造成器件过早击穿，甚至烧毁。另外，沟槽栅底部栅氧中的高电场极易造成栅氧击穿，导致器件失效。因此，如何调制沟槽型SiC MOSFET器件沟槽栅底部电场，降低栅氧击穿风险，是沟槽型SiC MOSFET器件的一个难点与热点问题。

发明内容

本发明的目的是提供一种SiC MOSFET器件及其制备方法，从而解决现有的沟槽型SiC MOSFET器件容易击穿、可靠性不佳的问题。

为解决上述技术问题，本发明提供了如下的技术方案：

第一方面，本发明提供了一种SiC MOSFET器件，包括：

第一掺杂类型的重掺杂的衬底；

第一掺杂类型的轻掺杂的第一外延层，位于所述衬底的上表面；

第二掺杂类型的电场调制区，位于所述第一外延层中；

第一掺杂类型的轻掺杂的第二外延层，位于所述第一外延层的上表面；

第二掺杂类型的阱区，位于所述第二外延层中；

第二掺杂类型的接触区，位于所述阱区中；

第一掺杂类型的源区，位于所述阱区中；

栅沟槽，位于所述第一外延层与所述第二外延层中；

栅介质层，位于所述栅沟槽表面；

第一掺杂类型的多晶硅层，填充于所述栅沟槽内的栅介质层表面；

源极欧姆接触层，位于所述第一掺杂类型的源区与第二掺杂类型的接触区的表面；