[发明专利]用于封装的转接板及其制备方法、半导体封装结构

说明书

本发明提供一种用于封装的转接板及其制备方法、半导体封装结构，该制备方法包括：提供包括支撑基底、分离层及硅衬底的叠层结构，硅衬底中形成有TSV孔，TSV孔中有铜导电柱，铜导电柱与TSV孔侧壁之间有扩散阻挡层；研磨硅衬底的上表面至TSV孔完全露出；采用化学机械抛光工艺抛光叠层结构的上表面；采用湿法刻蚀工艺刻蚀铜导电柱预设深度，形成刻蚀凹槽；于刻蚀凹槽中填充满保护层；刻蚀硅衬底的上表面至裸露出铜导电柱；采用化学气相沉积工艺于硅衬底的上表面形成绝缘层。通过湿法刻蚀形成刻蚀凹槽并结合填充于其中的保护层，可有效避免整个转接板制备过程中所有铜导电柱的铜粒子扩散至硅衬底的可能性，有效提高了封装结构的性能。

技术领域

本发明属于半导体封装技术领域，特别是涉及一种用于封装的转接板及其制备方法、半导体封装结构。

背景技术

随着电子产品向小型化、高性能、高可靠等方向发展，系统集成度也日益提高，在这种情况下，靠进一步缩小集成电路的特征尺寸和互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，传统的摩尔定律已经很难继续发展下去。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(Flip Chip)，叠层封装(Package on Package，POP)等等。而以TSV为核心的2.5D/3D集成技术已经被广泛认为是未来高密度封装领域的主导技术，是突破摩尔定律的有效途径。

现有的2.5D/3D封装结构一般都包括硅转接板，硅转接板中设有硅通孔(简称TSV孔)，硅通孔中形成有铜导电柱以对芯片与基板进行互连。将背面TSV孔内铜导电柱露出的工艺称为BVR(backside via reveal)，一般包括硅衬底研磨、硅衬底表面化学机械抛光(简称CMP)及硅衬底刻蚀的步骤，这些步骤会导致TSV孔中的铜扩散进入硅衬底中，最终导致整个封装结构的性能降低。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于封装的转接板及其制备方法、半导体封装结构，用于解决现有技术2.5D/3D封装结构的硅转接板制备过程中由于TSV孔中的铜容易扩散进入硅衬底中，最终导致整个封装结构的性能降低等的问题。

为实现上述目的及其他相关目的，本发明提供一种用于封装的转接板的制备方法，所述制备方法包括：

提供叠层结构，所述叠层结构由下向上依次包括支撑基底、分离层及硅衬底，所述硅衬底中形成有自下向上延伸的TSV孔，所述TSV孔中填充满有铜导电柱，所述铜导电柱与所述TSV孔侧壁之间形成有扩散阻挡层；

研磨所述硅衬底的上表面至所述TSV孔完全露出；

采用化学机械抛光工艺抛光所述叠层结构的上表面；

采用湿法刻蚀工艺刻蚀所述铜导电柱预设深度，形成刻蚀凹槽，同时湿法刻蚀溶液将研磨至所述硅衬底表面中的铜去除；

于所述刻蚀凹槽中填充满保护层；

刻蚀所述硅衬底的上表面至裸露出所述铜导电柱；

采用化学气相沉积工艺于所述硅衬底的上表面形成绝缘层。

可选地，所述湿法刻蚀溶液为铜刻蚀液，包括磷酸和双氧水。

可选地，形成所述叠层结构的步骤包括：

提供所述硅衬底，并于所述硅衬底中形成所述TSV孔；

于所述TSV孔的侧壁形成所述扩散阻挡层；

于所述TSV孔中填充满铜材料，形成所述铜导电柱；

提供所述支撑基底及所述分离层，并基于所述分离层将所述支撑基底与所述硅衬底具有所述TSV孔的一面粘合，以形成所述叠层结构。