[发明专利]暗场图形的辅助图形及其设计方法

说明书

本申请公开了一种暗场图形的辅助图形及其设计方法，该暗场图形为曝光透过的区域，该暗场图形是目标器件的图形，该暗场图形的密度占比在目标器件的图形中小于40％。本申请通过在暗场图形的内部增加辅助图形，从而提高了暗场图形的通光量，实现了不通过负显影技术制造小尺寸的器件，解决了相关技术中通过负显影技术制造小尺寸的器件所导致的生产成本较高的问题，在一定程度上降低了生产成本，提高了产出率。

技术领域

本申请涉及半导体制造技术领域，具体涉及一种暗场图形的辅助图形及其设计方法。

背景技术

在半导体制造业中，以存储器件为例，其尺寸受限于器件图形(存储器件的有源区(active area，AA)对应的图形)的尺寸和隔离图形(isolation)的尺寸之和。为了降低尺寸，通常将其器件图形的尺寸设计为隔离图形的尺寸的数倍(例如2:1)，这个尺寸比例偏离了光刻工艺的最佳配比(1:1)，且对于常规的浅槽隔离(shallow trench isolation，STI)工艺，由于器件图形的关键尺寸(critical dimension，CD)大于隔离图形的关键尺寸，导致工艺窗口变小，因此，器件图形的尺寸成为制约存储器件尺寸缩小的核心原因。

隔离图形的光刻解析能力受限是因为在暗场下，随着关键尺寸的缩小，通光量急剧缩小(通常为指数关系)，鉴于此，相关技术中，可通过负显影技术突破光刻极限，实现存储器件的小体积化。

然而，负显影技术和常规的半导体生产线不匹配，需要使用专门的光阻、显影材料和专用的光刻设备，提高了生产线的生产成本和管理复杂度，降低单位厂房面积的产出率。

发明内容

本申请提供了一种暗场图形的辅助图形及其设计方法，可以解决相关技术中通过负显影技术制造小尺寸的器件所导致的生产成本较高的问题。

一方面，本申请实施例提供了一种暗场图形的辅助图形，所述暗场图形为曝光透过的区域，所述暗场图形是目标器件的图形，所述暗场图形的密度占比在所述目标器件的图形中小于40％，所述辅助图形设置于所述暗场图形的内部。

可选的，所述暗场图形的版图设计尺寸小于所述图形所在层使用的曝光工艺最小极限图形尺寸的150％。

可选的，所述暗场图形的版图设计尺寸小于70纳米(nm)。

可选的，所述辅助图形的版图设计尺寸小于所述图形所在层使用的曝光工艺最小极限图形尺寸的70％。

可选的，所述辅助图形的版图设计尺寸小于30纳米。

可选的，所述暗场图形的光罩的实际尺寸大于其设计尺寸。

可选的，所述实际尺寸大于所述设计尺寸25纳米至50纳米。

可选的，所述实际尺寸需增加的值为该层使用的曝光工艺最小极限图形尺寸的50％至150％。

另一方面，本申请实施例提供了根据产品设计和制造需求，确定在晶圆上需要形成的暗场图形的目标尺寸；

设定不同的尺寸的图形组合，所述图形组合包括暗场图形、设置于所述暗场图形中的辅助图形以及所述暗场图形的光罩，所述图形组合满足权利要求1至8中的任一条件；

根据所述图形组合对所述晶圆进行曝光、刻蚀，得到测试图形；

将测试图形中无缺陷且其尺寸为所述目标尺寸的80％至120％的图形组合确定为最终的图形组合。

本申请技术方案，至少包括如下优点：

通过在暗场图形的内部增加辅助图形，从而提高了暗场图形的通光量，实现了不通过负显影技术制造小尺寸的器件，解决了相关技术中通过负显影技术制造小尺寸的器件所导致的生产成本较高的问题，在一定程度上降低了生产成本，提高了产出率。

附图说明