[发明专利]存储装置及其阈值电压调节方法和存储控制方法

说明书

本申请公开了一种存储装置及其阈值电压调节方法和存储控制方法。该存储装置包括：多个存储单元，多个存储单元排列成阵列且分别包括存储晶体管；多条字线，同一行存储单元的存储晶体管的栅极连接至多条字线的同一条字线；多条位线，同一列存储单元的存储晶体管的漏极连接至多条位线的同一条位线；多条第一连接线，同一列存储单元的存储晶体管的浅P阱区连接至同一条第一连接线；以及多条第二连接线，同一列存储单元的存储晶体管的深N阱区连接至同一条第二连接线。该存储装置针对存内计算优化了器件结构，不仅可以减少存储单元的晶体管数量以减小芯片尺寸，而且可以精确调节存储晶体管的阈值电压以提高计算准确性和可靠性。

技术领域

本发明涉及半导体技术领域，具体地，涉及存储装置及其阈值电压调节方法和存储控制方法。

背景技术

深度学习技术的发展极大地推动了人工智能的突破发展，带来了前所未有的人工智能商业化和全球化浪潮。数据、算力和算法是人工智能相关产业的三要素。机器依赖高效的模型算法进行大量数据训练，其背后需要具备高性能算力作为支撑。其中，算力通常是以芯片为载体，成熟的算力载体如CPU(Central Processing Unit，中央处理器)，DSP(Digital Signal Processing，数字信号处理)，GPU(Graphics Processing Unit，图形处理器)。

在人工智能领域，其算力载体为神经网络处理器(NPU，Neural-networkProcessing Unit)。在深度学习技术中，其通过卷积神经网络存储大量参数并进行相关计算，该卷积神经网络通常需要存储十几兆甚至上百兆的参数，并且要进行几十亿甚至上百亿的MAC(Multiply and Accumulate，乘加)计算。

GPU为现阶段实现人工智能算力的最佳选择。然而，GPU在执行MAC计算的过程中，从存储器(DRAM、SRAM)中频繁存取数据，这导致大部分的能量消耗在存储器的存取上，其能量消耗是几十倍甚至上百倍于实现MAC计算的逻辑电路消耗的能量。GPU对存储器的频繁访问导致的能量浪费，称之为“存储墙”。

为了解决人工智能算法中存储墙的问题，已经提出采用“存内计算”(也有称为“存算一体”、“存算融合”)的技术方案。有别于GPU、NPU在存储外部完成MAC计算，存内计算方案中采用的存储器不仅存储数据，而且存储权重(矩阵参数)和执行MAC计算，只有计算结果被输出，从而可以避免计算过程中频繁读取参数而消耗的能量。在存内计算方案中采用的存储器为非易失性存储器(NVM:Non-Volatile Memory)”，例如，RRAM、MRAM、NOR-FLASH、NAND-FLASH等。相对而言，NOR-FLASH存储器不仅工艺成熟，而且适合嵌入式芯片，因而已经认为是存内计算方案中优选的存储器类型。

期待在用于存储数据的存储器的基础上进一步改进器件结构，以获得针对于存内计算方案优化的存储装置，以及减小芯片尺寸和提高计算可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供存储装置及其阈值电压调节方法和存储控制方法，针对存内计算进行优化以减小芯片尺寸以及提高计算准确性和可靠性。

根据本发明的第一方面，提供一种存储装置，包括：多个存储单元，所述多个存储单元排列成阵列且分别包括存储晶体管，所述存储晶体管包括源极、漏极和栅极、以及在衬底中形成的深N阱区和在所述深N阱区中形成的浅P阱区；多条字线，所述多个存储单元的同一行存储单元的存储晶体管的栅极连接至所述多条字线的同一条字线；多条位线，所述多个存储单元的同一列存储单元的存储晶体管的漏极连接至所述多条位线的同一条位线；多条第一连接线，所述多个存储单元的同一列存储单元的存储晶体管的浅P阱区连接至所述多条第一连接线的同一条第一连接线；以及多条第二连接线，所述多个存储单元的同一列存储单元的存储晶体管的深N阱区连接至所述多条第二连接线的同一条第二连接线。