[发明专利]三维存储器及其制备方法

说明书

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成存储叠层结构以及形成贯穿存储叠层结构的存储沟道结构；形成层叠在存储叠层结构的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构，其中，在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸；以及形成贯穿选择叠层结构的顶部选择栅切口结构。该三维存储器及其制备方法可增加形成于选择沟道结构之间的顶部选择栅切口结构的工艺窗口并提高单位存储密度。

技术领域

本申请涉及半导体技术领域，更具体地，涉及三维储存器及其制备方法。

背景技术

三维存储器(3D NAND)可以通过增加垂直堆叠层数或者沟道结构的单位存储密度来提高其存储容量。具体地，可以通过优化沟道结构的布置形式来增加三维存储器的单位存储密度。

在一些沟道结构的布置形式中，沟道结构以相互交错的布置形式在存储块内划分为九行，顶部选择栅切口(TSG)位于沟道结构行之间，以将存储块中的沟道结构行分割为若干部分，从而便于控制分割后的存储块进行编程、擦除等操作。为避免顶部选择栅切口(TSG)与沟道结构行之间存在重叠区(Overlap)，可以通过增加沟道结构行之间的距离的方法来实现。另一种选择，可使顶部选择栅切口贯穿处于中间位置的沟道结构行，并将处于中间位置的沟道结构行作为虚拟沟道结构行，从而使得处于中间位置的沟道结构行中的沟道结构不具有存储功能。然而，这些布置形式均会限制单位存储密度的提升。

因而，如何提高三维存储单元的单位存储密度是本领致力于研究的课题之一。

发明内容

本申请提供了一种三维存储器的制备方法。该制备方法包括：在衬底上形成存储叠层结构以及形成贯穿存储叠层结构的存储沟道结构；形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构，其中，在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸；以及形成贯穿选择叠层结构的顶部选择栅切口结构。

在一些实施方式中，形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构的步骤可包括：形成贯穿选择叠层结构并暴露存储沟道结构的选择沟道孔；在选择沟道孔的内壁上形成绝缘层；去除绝缘层的位于选择沟道孔的底部的部分，以暴露存储沟道结构；以及在绝缘层的表面和选择沟道孔的底部形成导电层。

在一些实施方式中，形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构的步骤还可包括：在形成有绝缘层和导电层的选择沟道孔内填充电介质材料。

在一些实施方式中，在形成有绝缘层和导电层的选择沟道孔内填充电介质材料的步骤之后，该方法还可包括：在电介质材料的远离衬底的端部形成停止层。

在一些实施方式中，在电介质材料的远离衬底的端部形成停止层的步骤可包括：去除电介质材料的远离衬底的一部分，以形成暴露导电层的第一凹孔；以及在第一凹孔内形成停止层。

在一些实施方式中，停止层的材料可包括氮化硅。

在一些实施方式中，形成贯穿选择叠层结构的顶部选择栅切口结构的步骤之前，该方法还可包括：形成盖帽层，以覆盖选择沟道结构和选择叠层结构的远离衬底的表面。

在一些实施方式中，存储叠层结构和选择叠层结构均包括交替叠置的电介质层和牺牲层，其中，该方法还可包括：去除存储叠层结构和选择叠层结构中的牺牲层，以形成牺牲间隙；以及在牺牲间隙内填充导电材料，以形成栅极层。

在一些实施方式中，形成贯穿选择叠层结构的顶部选择栅切口结构的步骤可包括：形成贯穿选择叠层结构的顶部选择栅切口；以及在顶部选择栅切口内填充电介质材料，以形成顶部选择栅切口结构。

在一些实施方式中，多个选择沟道结构在平行于衬底的第一方向上成行布置，顶部选择栅切口结构可在相邻的选择沟道结构行之间延伸。