[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供承载片和器件晶圆，器件晶圆包括SOI衬底，SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层，器件晶圆中的第一通孔插塞结构经半导体层和绝缘埋层延伸至至少与下层衬底接触；将器件晶圆的正面键合于承载片上；于下层衬底中开设开口，开口至少暴露出第一通孔插塞结构的与下层衬底接触的表面；以及，填充第二绝缘介质层于开口中，以使得第一通孔插塞结构与下层衬底之间绝缘。本发明能够避免导致半导体层中的器件与下层衬底之间短路，从而避免导致半导体器件失效。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

绝缘体上半导体(SOI)结构包含下层衬底、绝缘埋层和上层半导体层，根据在绝缘埋层上的上层半导体层的厚度不同，将绝缘体上半导体结构分为薄膜全耗尽结构FD-SOI和厚膜部分耗尽结构PD-SOI。其中，FD-SOI结构与PD-SOI结构相比，由于具有良好的等比例缩小特性、近于理想的亚阈摆幅、高跨导以及浮体效应较小等突出优点，在高速、低压、低功耗模拟电路、数模混合电路等应用方面受到了人们的特别重视。

但是，在FD-SOI结构中，很容易发生通孔插塞结构从上层半导体层向下延伸至下层衬底中而导致上层半导体层中的器件与下层衬底短路的情况。举例如下：

1)参阅图1a，FD-SOI结构包括自下向上的下层衬底11、绝缘埋层12和上层半导体层13，上层半导体层13中形成有浅沟槽隔离结构133围成的有源区，上层半导体层13上覆盖有绝缘介质层14，绝缘介质层14中形成有栅极结构141，栅极结构141两侧的有源区中分别形成有源极区131和漏极区132，在刻蚀绝缘介质层14以形成用于填充通孔插塞结构15的通孔(未图示)时，由于上层半导体层13和绝缘埋层12的厚度均太小(例如上层半导体层13的厚度仅5nm～20nm，绝缘埋层12的厚度仅10nm～50nm)，导致刻蚀无法准确的停止在上层半导体层13中，通孔很容易贯穿上层半导体层13和绝缘埋层12而进入下层衬底11中，导致通孔插塞结构15进入下层衬底11中；

2)参阅图1b，将图1a所示的FD-SOI结构与常规的非绝缘体上半导体结构(未包含上层半导体层13和绝缘埋层12)集成到同一结构中，由于非绝缘体上半导体结构中未包含上层半导体层13，则需要将非绝缘体上半导体结构中的通孔插塞结构15从绝缘介质层14中延伸至下层衬底11中，而FD-SOI结构中的通孔插塞结构15不能延伸至下层衬底11中，那么，导致在刻蚀通孔时需要停止在不同的选定层中；若FD-SOI结构和非绝缘体上半导体结构中的通孔同时形成，则会导致FD-SOI结构中的通孔贯穿上层半导体层13和绝缘埋层12而进入下层衬底11中；若FD-SOI结构和非绝缘体上半导体结构中的通孔分开不同步骤形成，则导致工艺的复杂度提升；

3)参阅图1c，与图1a所示的FD-SOI结构相比，在低于22nm的技术中，由于尺寸微缩，通孔插塞结构15会分别经过源极区131与浅沟槽隔离结构133的交界处以及经过漏极区132与浅沟槽隔离结构133的交界处，导致刻蚀形成通孔时，由于上层半导体层13和浅沟槽隔离结构133材质的差异会导致刻蚀无法准确停止在上层半导体层13中，且由于通孔的宽度减小，导致很难检测到刻蚀终点，从而更加容易导致通孔插塞结构15进入到下层衬底11中。

在图1a～图1c所示的结构中，由于FD-SOI结构中的通孔插塞结构15与源极区131和漏极区132连接，若通孔插塞结构15从绝缘介质层14经过源极区131和漏极区132而进入下层衬底11中，会导致源极区131和漏极区132与下层衬底11之间短路，进而导致半导体器件失效。

因此，如何避免贯穿上层半导体层而进入下层衬底中的通孔插塞结构导致器件短路的是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，使得能够避免贯穿半导体层和绝缘埋层而与下层衬底接触的第一通孔插塞结构导致半导体层中的器件与下层衬底之间短路，从而避免导致半导体器件失效。