[发明专利]半导体器件及其制造方法有效
| 申请号： | 202110678643.1 | 申请日： | 2021-06-18 |
| 公开（公告）号： | CN113421869B | 公开（公告）日： | 2022-08-02 |
| 发明（设计）人： | 鲁林芝;李乐 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L21/48 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 田婷 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件的制造方法，其特征在于，包括：
提供承载片和器件晶圆，所述器件晶圆包括SOI衬底，所述SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层，所述器件晶圆中形成有至少两个第一通孔插塞结构，所述第一通孔插塞结构经所述半导体层和所述绝缘埋层延伸至至少与所述下层衬底接触；
将所述器件晶圆的正面键合于所述承载片上；
于所述下层衬底中开设开口，所述开口至少暴露出所述第一通孔插塞结构与所述下层衬底接触的表面；以及，
填充第二绝缘介质层于所述开口中，以使得所述第一通孔插塞结构与所述下层衬底之间绝缘。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述器件晶圆还包括覆盖于所述半导体层上的第一绝缘介质层，所述半导体层中形成有浅沟槽隔离结构，所述浅沟槽隔离结构环绕的所述半导体层的区域为有源区，所述有源区上形成有栅极结构，所述第一绝缘介质层覆盖所述栅极结构，所述栅极结构两侧的有源区中分别形成有源极区和漏极区。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，至少两个所述第一通孔插塞结构分别经过所述源极区和所述漏极区。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体层的厚度为5nm～20nm，所述绝缘埋层的厚度为10nm～50nm。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，至少两个所述第一通孔插塞结构分别经过所述源极区和所述浅沟槽隔离结构的交界处以及经过所述漏极区和所述浅沟槽隔离结构的交界处。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述器件晶圆包括第一器件区和第二器件区，所述SOI衬底位于所述第一器件区，所述第二器件区包括所述下层衬底；所述第二器件区中还形成有至少两个第二通孔插塞结构，所述第二通孔插塞结构延伸至至少与所述下层衬底接触。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在将所述器件晶圆键合于所述承载片上之后且于所述下层衬底中开设所述开口之前，所述半导体器件的制造方法还包括：减薄所述下层衬底。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：执行解键合工艺，以去除所述承载片。
9.一种半导体器件，其特征在于，包括：
器件晶圆，包括SOI衬底，所述SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层，所述器件晶圆中形成有至少两个第一通孔插塞结构，所述第一通孔插塞结构经所述半导体层和所述绝缘埋层延伸至至少与所述下层衬底接触；
开口，位于所述下层衬底中，所述开口至少暴露出所述第一通孔插塞结构的与所述下层衬底接触的表面；以及，
第二绝缘介质层，填充于所述开口中，以使得所述第一通孔插塞结构与所述下层衬底之间绝缘。
10.如权利要求9所述的半导体器件，其特征在于，所述器件晶圆还包括覆盖于所述半导体层上的第一绝缘介质层，所述半导体层中形成有浅沟槽隔离结构，所述浅沟槽隔离结构环绕的所述半导体层的区域为有源区，所述有源区上形成有栅极结构，所述第一绝缘介质层覆盖所述栅极结构，所述栅极结构两侧的有源区中分别形成有源极区和漏极区。
11.如权利要求10所述的半导体器件，其特征在于，至少两个所述第一通孔插塞结构分别经过所述源极区和所述漏极区。
12.如权利要求9所述的半导体器件，其特征在于，所述半导体层的厚度为5nm～20nm，所述绝缘埋层的厚度为10nm～50nm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110678643.1/1.html，转载请声明来源钻瓜专利网。
