[发明专利]半导体存储装置及半导体存储装置的制造方法

说明书

本发明的实施方式提供能够谋求电特性的提高的半导体存储装置及半导体存储装置的制造方法。本实施方式的半导体存储装置具有第1布线、第2布线、第1存储层和第1绝缘膜。上述第1绝缘膜沿着上述第2布线的一部分表面及上述第1存储层的表面而设置。上述第1绝缘膜由Si、N及O形成。在上述第3方向上，将上述第1存储层的上述第2布线侧的端面的位置设定为第1位置。将上述第2布线的与上述第1存储层相反侧的端面的位置设定为第2位置。上述第1位置处的上述第1绝缘膜的N与O的原子比(N/O)为1.0以上。上述第2位置处的上述第1绝缘膜的N与O的原子比(N/O)低于1.0。

关联申请

本申请享有以日本专利申请2021-044482号(申请日：2021年3月18日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体存储装置及半导体存储装置的制造方法。

背景技术

已知有使用了相变存储器(Phase-Change Memory：PCM)的具有交叉点结构的半导体存储装置。

发明内容

本发明所要解决的课题是提供能够谋求电特性的提高的半导体存储装置及半导体存储装置的制造方法。

本实施方式的半导体存储装置具有第1布线、第2布线、第1存储层和第1绝缘膜。上述第1布线沿第1方向延伸。上述第2布线沿与上述第1方向交叉的第2方向延伸，在与上述第1方向及上述第2方向交叉的第3方向上设置于与上述第1布线不同的位置处。上述第1存储层在上述第3方向上设置于上述第1布线与上述第2布线之间。上述第1绝缘膜沿着上述第2布线的一部分表面及上述第1存储层的表面而设置。上述第1绝缘膜由Si、N及O形成。在上述第3方向上，将上述第1存储层的上述第2布线侧的端面的位置设定为第1位置。将上述第2布线的与上述第1存储层相反侧的端面的位置设定为第2位置。上述第1位置处的上述第1绝缘膜的N与O的原子比(N/O)为1.0以上。上述第2位置处的上述第1绝缘膜的N与O的原子比(N/O)低于1.0。

附图说明

图1是表示第1实施方式的半导体存储装置的概略立体图。

图2是表示第1实施方式的存储器单元的立体图。

图3是沿着图2中所示的存储器单元的A-A′线的剖面图。

图4是沿着图2中所示的存储器单元的B-B′线的剖面图。

图5是表示第1实施方式的存储器单元内的位置与EDX的测定结果的关系的图。

图6是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图7是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图8是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图9是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图10是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图11是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图12是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图13是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图14是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图15是表示第1实施方式的多个存储器单元的制造工序的一个例子的剖面图。

图16是表示第2实施方式的存储器单元的立体图。