[发明专利]半导体晶体管结构及其制作方法

说明书

本发明公开一种半导体晶体管结构及其制作方法，其中该半导体晶体管结构，包含一基底，具有一第一导电型；一鳍结构，成长在所述基底上，所述鳍结构包含具有与所述第一导电型相反的第二导电型的一第一外延层、在所述第一外延层上的一第二外延层，以及在所述第二外延层上具有所述第二导电型的一第三外延层；以及一栅极，位于所述鳍结构上。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改良的半导体晶体管结构。

背景技术

鳍式场效应晶体管(finfet)被制造在从基底向上延伸的薄“鳍”(或鳍结构)上。鳍式场效应晶体管的通道形成在鳍结构中。栅极设置在鳍结构上，通过栅极控制鳍结构中的通道。

随着集成电路尺寸的微缩，由于晶体管需具有更高的驱动电流，所以不能很好地控制漏电流。

发明内容

本发明的主要目的在于提供一种改良的半导体晶体管结构，以解决上述现有技术的不足与缺点。

本发明一方面提供一种半导体晶体管结构，包含：一基底，具有一第一导电型；一鳍结构，成长在所述基底上，所述鳍结构包含具有与所述第一导电型相反的第二导电型的一第一外延层、在所述第一外延层上的一第二外延层，以及在所述第二外延层上具有所述第二导电型的一第三外延层；以及一栅极，位于所述鳍结构上。

根据本发明实施例，所述第一导电型为P型，所述第二导电型为N型。

根据本发明实施例，具有所述第二导电型的所述第一外延层和所述第三外延层包含掺杂磷或砷的SiGe层。

根据本发明实施例，所述磷或砷的浓度在atoms/cm³之间。

根据本发明实施例，所述SiGe层的厚度在之间。

根据本发明实施例，所述第二外延层是本征SiGe层。

根据本发明实施例，所述第二外延层是P型掺杂SiGe层。

根据本发明实施例，所述鳍结构具有3nm至100nm的宽度。

根据本发明实施例，所述半导体晶体管结构另包含一栅极介电层，介于所述栅极和所述鳍结构之间。

根据本发明实施例，所述半导体晶体管结构另包含：一缓冲层，设置在所述鳍结构的底部；以及一应变松弛层，设于所述缓冲层上。

本发明另一方面提供一种形成半导体晶体管结构的方法，包含：提供具有第一导电型的一基底；在所述基底上成长一鳍结构，所述鳍结构包含具有与所述第一导电型相反的第二导电型的一第一外延层、在所述第一外延层上的一第二外延层，以及在所述第二外延层上的具有所述第二导电型的一第三外延层；以及在所述鳍结构上形成一栅极。

根据本发明实施例，所述第一导电型为P型，所述第二导电型为N型。

根据本发明实施例，具有所述第二导电型的所述第一外延层和所述第三外延层包含掺杂磷或砷的SiGe层。

根据本发明实施例，所述磷或砷的浓度在atoms/cm³之间。

根据本发明实施例，所述SiGe层的厚度在之间。

根据本发明实施例，所述第二外延层是本征SiGe层。

根据本发明实施例，所述第二外延层是P型掺杂SiGe层。

根据本发明实施例，所述鳍结构具有3nm至100nm的宽度。

根据本发明实施例，所述方法另包含：在所述栅极和所述鳍结构之间形成一栅极介电层。

根据本发明实施例，所述方法另包含：在所述鳍结构的底部形成一缓冲层；以及在所述缓冲层上形成一应变松弛层。