[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底和位于衬底上的第一鳍部材料层，基底包括第一器件区、以及与第一器件区相邻的第二器件区，在第一器件区中，衬底和第一鳍部材料层之间还形成有第一防穿通离子层；去除位于第二器件区的第一鳍部材料层，露出第一防穿通离子层的侧壁；在露出的第一防穿通离子层的侧壁形成离子阻挡层；形成离子阻挡层后，在第二器件区的衬底上形成第二防穿通离子层；在第二防穿通离子层上形成第二鳍部材料层；进行鳍部图形化处理，将第一鳍部材料层图形化为第一器件鳍部，将第二鳍部材料层图形化为第二器件鳍部。形成离子阻挡层，有利于阻挡第一防穿通离子层和第二防穿通离子层之间的离子扩散。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。

为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。但是，在特征尺寸进一步减小的状况下，鳍式场效应晶体管的性能难以进一步提高。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，包括用于形成第一晶体管的第一器件区、以及与所述第一器件区相邻且用于形成第二晶体管的第二器件区；底部鳍部，凸立于所述第一器件区和第二器件区的衬底上；第一防穿通离子层，位于所述第一器件区的底部鳍部上；第二防穿通离子层，位于所述第二器件区的底部鳍部上；第一器件鳍部，位于所述第一防穿通离子层上；第二器件鳍部，位于所述第二防穿通离子层上；离子阻挡层，位于所述第二防穿通离子层和第二器件区的底部鳍部之间。

相应地，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底和位于所述衬底上的第一鳍部材料层，所述基底包括用于形成第一晶体管的第一器件区、以及与所述第一器件区相邻且用于形成第二晶体管的第二器件区，在所述第一器件区中，所述衬底和第一鳍部材料层之间还形成有第一防穿通离子层；去除位于所述第二器件区的第一鳍部材料层，露出所述第一器件区的第一防穿通离子层的侧壁；在露出的所述第一器件区的第一防穿通离子层的侧壁形成离子阻挡层；形成所述离子阻挡层后，在所述第二器件区的衬底上形成第二防穿通离子层；在所述第二防穿通离子层上形成第二鳍部材料层；进行鳍部图形化处理，图形化所述第一鳍部材料层、第二鳍部材料层、第一防穿通离子层、第二防穿通离子层、离子阻挡层以及部分厚度的衬底，将部分厚度的所述衬底图形化为分别凸立于所述第一器件区和第二器件区的剩余衬底上的底部鳍部，并将所述第一鳍部材料层图形化为凸立于所述第一器件区的底部鳍部上的第一器件鳍部，将所述第二鳍部材料层图形化为凸立于所述第二器件区的底部鳍部上的第二器件鳍部；完成所述鳍部图形化处理之后，在所述衬底上形成隔离层，所述隔离层覆盖所述底部鳍部的侧壁、所述第一防穿通离子层和第二防穿通离子层的侧壁、以及所述离子阻挡层的侧壁。

与现有技术相比，本发明实施例的技术方案具有以下优点：