[发明专利]半导体存储器设备和操作半导体存储器设备的方法

说明书

本公开的实施例涉及半导体存储器设备和操作半导体存储器设备的方法。半导体存储器设备包括存储器块和外围电路。存储器块包括正常页和缓冲器页。正常页中的每个正常页包括存储N位数据的存储器单元。缓冲器页中的每个缓冲器页包括存储一位数据的存储器单元。外围电路接收第一页数据，并且在第一缓冲器页中对第一页数据执行单级单元(SLC)编程。另外，外围电路接收第二页数据，并且在第二缓冲器页中对第二页数据执行SLC编程。另外，外围电路基于分别在第一和第二缓冲器页中编程的第一和第二页数据，对正常页执行多级编程操作。

相关申请的交叉引用

本申请要求于2020年10月20日在韩国知识产权局提交的韩国专利申请号10-2020-0136174的优先权，其全部公开内容通过引用并入本文。

技术领域

本公开涉及一种电子设备，并且更具体地，涉及一种半导体存储器设备和操作该半导体存储器设备的方法。

背景技术

半导体存储器设备可以形成为其中串被水平地布置在半导体衬底上的二维结构，或者形成为其中串被竖直地堆叠在半导体衬底上的三维结构。三维半导体存储器设备是被设计用于解决二维存储器半导体设备的集成限制的存储器设备，并且可以包括被竖直地堆叠在半导体衬底上的多个存储器单元。

发明内容

根据本公开的实施例的半导体存储器设备包括存储器块和外围电路。存储器块包括多个存储器单元。外围电路对存储器块执行编程操作。存储器块包括多个正常页和多个缓冲器页。多个正常页中的每个正常页包括存储N位数据的存储器单元(N是等于或大于2的自然数)。多个缓冲器页中的每个缓冲器页包括存储一位数据的存储器单元。外围电路接收第一页数据，并且在多个缓冲器页中的至少第一缓冲器页中对第一页数据执行单级单元(SLC)编程。另外，外围电路接收第二页数据，并且在多个缓冲器页中的至少第二缓冲器页中对第二页数据执行SLC编程。另外，外围电路被配置为基于在第一缓冲器页中编程的第一页数据和在第二缓冲器页中编程的第二页数据，对多个正常页中的所选择的正常页执行多级编程操作。

根据本公开的另一实施例，提供了一种操作半导体存储器设备以用于对包括多个缓冲器页和多个正常页的存储器块中的数据进行编程的方法。多个缓冲器页和正常页中的每个页包括多个存储器单元。多个缓冲器页属于缓冲器页组，并且多个正常页属于正常页组。操作半导体存储器设备的方法包括：基于第一和第二编程数据对缓冲器页组执行单级单元(SLC)编程操作；以及基于在缓冲器页组中编程的第一和第二编程数据对正常页组执行多级编程操作。

根据本公开的另一实施例的半导体存储器设备包括存储器块和外围电路。存储器块包括多个存储器单元。外围电路对存储器块执行编程操作。存储器块包括多个正常页和多个缓冲器页。多个正常页中的每个正常页包括存储N位数据的存储器单元(N是等于或大于2的自然数)。多个缓冲器页中的每个缓冲器页包括存储一位数据的存储器单元。外围电路接收页数据，并且在多个缓冲器页中的至少一个缓冲器页中对页数据执行单级单元(SLC)编程。另外，外围电路基于在至少一个缓冲器页中编程的页数据，对多个正常页中的所选择的正常页执行多级编程操作。

附图说明

图1是图示了具有控制器和半导体存储器设备的存储器系统的框图。

图2是图示了图1的半导体存储器设备的示例性实施例的框图。

图3是图示了图2的存储器单元阵列110的实施例的框图。

图4是图示了图3的存储器块BLK1至BLKz中的任何一个存储器块BLKa的电路图。

图5是图示了图3的存储器块BLK1至BLKz中的任何一个存储器块BLKb的另一实施例的电路图。

图6是图示了在图2的存储器单元阵列110中包括的存储器块BLK1至BLKz中的任何一个存储器块BLKc的实施例的电路图。