[发明专利]半导体存储器设备和操作半导体存储器设备的方法

权利要求书

1.一种半导体存储器设备，包括：

存储器块，包括多个存储器单元；以及

外围电路，对所述存储器块执行编程操作，

其中所述存储器块包括多个正常页和多个缓冲器页，所述多个正常页中的每个正常页包括存储N位数据的存储器单元，N是等于或大于2的自然数，并且所述多个缓冲器页中的每个缓冲器页包括存储一位数据的存储器单元，并且

其中所述外围电路：

接收第一页数据，并且在所述多个缓冲器页中的至少第一缓冲器页中对所述第一页数据执行单级单元(SLC)编程；

接收第二页数据，并且在所述多个缓冲器页中的至少第二缓冲器页中对所述第二页数据执行所述SLC编程；以及

基于在所述第一缓冲器页中编程的所述第一页数据和在所述第二缓冲器页中编程的所述第二页数据，对所述多个正常页中的所选择的正常页执行多级编程操作。

2.根据权利要求1所述的半导体存储器设备，其中所述外围电路：

使所述第一页数据反相，并且在所述多个缓冲器页中的第一反相缓冲器页中对经反相的所述第一页数据执行所述SLC编程；以及

使所述第二页数据反相，并且在所述多个缓冲器页中的第二反相缓冲器页中对经反相的所述第二页数据执行所述SLC编程。

3.根据权利要求2所述的半导体存储器设备，其中所述外围电路基于第一验证信息对所述多个缓冲器页中的验证缓冲器页执行所述SLC编程，所述第一验证信息指示对要在至少一种目标编程状态下被编程的存储器单元的编程是否完成。

4.根据权利要求3所述的半导体存储器设备，其中所述N为2，并且所述多级编程操作是多级单元(MLC)编程操作。

5.根据权利要求3所述的半导体存储器设备，其中所述外围电路通过将低通电压或高通电压中的一者选择性地施加到被连接到所述验证缓冲器页、所述第一缓冲器页、所述第二缓冲器页、所述第一反相缓冲器页和所述第二反相缓冲器页中的每者的字线，来检查对在所述所选择的正常页中包括的所述多个存储器单元中的每个存储器单元的编程是否完成，

其中所述低通电压是能够在对其执行了所述SLC编程的所述第一缓冲器页和所述第二缓冲器页中包括的存储器单元中接通擦除状态的存储器单元并且关断编程状态的存储器单元的电压，以及

其中所述高通电压是能够接通在对其执行了所述SLC编程的所述第一缓冲器页和所述第二缓冲器页中包括的所有存储器单元的电压。

6.根据权利要求2所述的半导体存储器设备，其中所述外围电路：进一步接收第三页数据，在所述多个缓冲器页中的至少第三缓冲器页中对所述第三页数据执行所述SLC编程，并且基于在所述第一缓冲器页中编程的述第一页数据、在所述第二缓冲器页中编程的所述第二页数据和在所述第三缓冲器页中编程的所述第三缓冲器页数据，对所述所选择的正常页执行所述多级编程操作。

7.根据权利要求6所述的半导体存储器设备，其中所述外围电路使所述第三页数据反相，并且在所述多个页中的第三反相缓冲器页中对经反相的所述第三页数据执行所述SLC编程。

8.根据权利要求7所述的半导体存储器设备，其中所述N为3，并且所述多级编程操作是三级单元(TLC)编程操作。