[发明专利]一种半导体结构及其制造方法

说明书

本发明提出一种半导体结构及其制造方法，包括：提供一衬底，所述衬底至少包括第一区域和第二区域；形成垫氧化层于所述衬底上，所述垫氧化层覆盖所述第一区域和所述第二区域；分别在所述第一区域和所述第二区域内形成浅沟槽隔离结构；对所述第一区域进行离子掺杂，以在所述第一区域内形成第一阱区；移除位于所述第一区域上的部分所述垫氧化层，以在所述第一区域上形成第一氧化层；对所述第二区域进行离子掺杂，以在所述第二区域内形成第二阱区；移除位于所述第二区域上的部分所述垫氧化层，以在所述第二区域上形成第二氧化层。该制造方法可以降低PMOS区的窄器件电压，提高PMOS区的饱和电流。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

互补型金属氧化物半导体集成电路包括NMOS晶体管和PMOS晶体管。通常，这些晶体管壳体通过形成栅电介质和之后在该电介质的顶部上形成NMOS和PMOS栅极结构制成。NMOS晶体管和PMOS晶体管通常具有不同的器件电压，由于通常NMOS晶体管和PMOS晶体管的制程相同，因此导致NMOS晶体管和PMOS晶体管的测量电压与模拟电压之间的差异不同，PMOS晶体管的测量电压与模拟电压的差异更大，从而导致器件的利用率低。

发明内容

鉴于上述现有技术的缺陷，本发明提出一种半导体结构及其制造方法，该制造方法可以使得NMOS区和PMOS区各自满足模拟电压，从而提高器件的利用率。

为实现上述目的及其他目的，本发明提出一种半导体结构的制造方法，包括：

提供一衬底，所述衬底至少包括第一区域和第二区域；

形成垫氧化层于所述衬底上，所述垫氧化层覆盖所述第一区域和所述第二区域；

分别在所述第一区域和所述第二区域内形成浅沟槽隔离结构；

对所述第一区域进行离子掺杂，以在所述第一区域内形成第一阱区；

移除位于所述第一区域上的部分所述垫氧化层，以在所述第一区域上形成第一氧化层；

对所述第二区域进行离子掺杂，以在所述第二区域内形成第二阱区；

移除位于所述第二区域上的部分所述垫氧化层，以在所述第二区域上形成第二氧化层，所述第二氧化层的厚度大于所述第一氧化层的厚度；

移除所述第一氧化层和所述第二氧化层，以在所述浅沟槽隔离结构的两侧与所述衬底表面接触的区域分别形成凹陷区；

其中，所述第一区域内所述凹陷区的深度大于所述第二区域内所述凹陷区的深度。

进一步地，所述第一区域为PMOS区，所述第二区域为NMOS区。

进一步地，形成所述浅沟槽隔离结构的步骤包括：

在所述垫氧化层上形成垫氮化层；

形成多个沟槽于所述衬底中；

形成填充层于所述沟槽内，所述填充层覆盖所述垫氮化层；

对所述填充层进行平坦化处理，以暴露出所述垫氮化层；

通过湿法刻蚀移除部分所述填充层和所述垫氮化层，以形成所述浅沟槽隔离结构。

进一步地，所述第一阱区的离子掺杂类型和所述第二阱区的离子掺杂类型相反。

进一步地，所述浅沟槽隔离结构突出于所述垫氧化层。

进一步地，通过磷酸溶液移除所述第一氧化层和所述第二氧化层。

进一步地，所述凹陷区的深度为13-20埃，所述第一区域内所述凹陷区的深度与所述第二区域内所述凹陷区的深度的差值为3-5埃。