[发明专利]一种半导体制造方法及其结构

说明书

本发明提供一种半导体制造方法及其结构，所述半导体制造方法包括：提供一基底；形成金属互联层于所述基底上；形成金属层于所述金属互联层上；形成氧化层于金属层上；对所述氧化层和所述基底进行刻蚀，以形成沟槽；形成第一隔离氧化层于所述沟槽上，所述第一隔离氧化层覆盖所述沟槽底部；形成第二隔离氧化层于所述第一隔离氧化层上；形成氮化层于所述第二隔离氧化层上。通过本发明提供的一种半导体制造方法及其结构，提高填洞能力，改善填洞后的形貌，改善钝化层平坦度，降低生产成本。

技术领域

本发明属于半导体技术领域，特别是涉及一种半导体的制造方法及其结构。

背景技术

现有技术中，半导体制程中的平坦化制程主要为化学机械抛光，通过采用匹配后的磨料和抛光垫，使得具有金属和介质层的衬底局部和全局进行平坦化处理，但是使用化学机械抛光将会引起新的问题：当通过采用化学气相淀积的制造方法生长一层氧化层，由于环境差异，使得大块金属层与密集区金属层在填洞工艺完成后形成一定厚度的高度差，进一步形成了牺牲层的高度差，采用化学机械抛光工艺对牺牲层部分进行打磨与抛光，则需要增加配套设备和材料，生产成本增加；另外，化学机械抛光工艺中机械臂上刀口与晶圆之间的压力过大，引起晶圆表面的金属层发生形变，将会影响工艺制程的可靠性，降低半导体芯片良品率和可靠性。

发明内容

本发明的目的在于提供一种半导体制造方法及其结构，通过优化高密度等离子体化学气相淀积工艺，改善钝化层的平坦度，改善导电粒子压合的均匀性，提高制程的可靠性。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种半导体制造方法，其包括：

提供一基底，所述基底包括堆叠结构；

形成金属互联层于所述堆叠结构上；

形成金属层于所述金属互联层上；

形成氧化层于所述金属层上；

对所述氧化层及所述金属层进行刻蚀，以形成沟槽；

形成第一隔离氧化层于所述沟槽内，所述第一隔离氧化层覆盖所述沟槽底部；

形成第二隔离氧化层于所述第一隔离氧化层上；

形成氮化层于所述第二隔离氧化层上。

在本发明的一个实施例中，形成第一隔离氧化层于所述沟槽上，包括，

获取第一阶段淀积速率及第一阶段刻蚀速率；

依据所述第一阶段淀积速率及所述第一阶段刻蚀速率，预设第一阶段淀积刻蚀比；

根据所述第一阶段淀积刻蚀比，填充所述沟槽，且低于所述金属层顶部的位置，形成第一隔离氧化层。

在本发明的一个实施例中，所述第一阶段淀积速率包括在循环沉积刻蚀过程中的净沉积速率和刻蚀速率。

在本发明的一个实施例中，所述第一阶段淀积刻蚀比的范围为2~3。

在本发明的一个实施例中，形成第二隔离氧化层于所述第一隔离氧化层上，包括，

获取第二阶段淀积速率及第二阶段刻蚀速率；

依据所述第二阶段淀积速率及所述第二阶段刻蚀速率，预设第二阶段淀积刻蚀比；

根据所述第二阶段淀积刻蚀比，填充所述沟槽，且位于所述沟槽的顶部及所述氧化层顶部的位置，形成第二隔离氧化层。

在本发明的一个实施例中，所述第二阶段淀积刻蚀比的范围为6~8。

在本发明的一个实施例中，所所述第二隔离氧化层全覆盖所述第一隔离氧化层顶部及所述氧化层顶部。

在本发明的一个实施例中，所述第二隔离氧化层包括填埋层及中介层，所述填埋层的深宽比小于所述沟槽的深宽比。

在本发明的一个实施例中，所述沟槽非密集区为第一区域，所述沟槽密集区为第二区域，所述第一区域的厚度大于所述第二区域的厚度。