[发明专利]铁电存储器器件及其形成方法

说明书

一种铁电存储器器件包括多层堆叠件、沟道层和基于III‑V的铁电层。该多层堆叠件布置在衬底上并包括交替堆叠的多个导电层与多个介电层。该沟道层穿透多层堆叠件的多个导电层和多个介电层。该基于III‑V的铁电层布置在沟道层与多层堆叠件之间，并包括选自III族元素的至少一种元素、选自V族元素的至少一种元素和选自过渡金属元素的至少一种元素。本发明的实施例还公开了形成铁电存储器器件的方法。

技术领域

本发明的实施例涉及铁电存储器器件及其形成方法。

背景技术

半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过以下方式制造半导体器件：依次在半导体衬底上方沉积绝缘层或介电层、导电层和半导体层，并使用光刻和蚀刻技术来对各种材料层进行图案化以在其上方形成电路组件和元件。

半导体工业通过不断减小最小部件大小来不断提高各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多部件集成到给定区域中。

发明内容

根据本发明实施例的一个方面，提供了一种铁电存储器器件，包括：多层堆叠件，布置在衬底上并包括交替堆叠的多个导电层与多个介电层；沟道层，穿透多层堆叠件的多个导电层和多个介电层；以及基于III-V的铁电层，布置在沟道层与多层堆叠件之间，并包括选自III族元素的至少一种元素、选自V族元素的至少一种元素和选自过渡金属元素的至少一种元素。

根据本发明实施例的另一个方面，提供了一种铁电存储器器件，包括：多层堆叠件，布置在衬底上并包括交替堆叠的多个栅电极层与多个介电层；多个介电柱，布置在衬底上并穿透多层堆叠件；沟道层，布置在多层堆叠件与介电柱中的每个之间；以及铁电层，布置在沟道层与多层堆叠件之间，其中，铁电层的与多个栅电极层接触的部分具有第一柱状晶粒，第一柱状晶粒具有垂直于多个栅电极中的每个的接触表面的长轴方向。

根据本发明实施例的又一个方面，提供了一种形成铁电存储器器件的方法，包括：在衬底上形成多层堆叠件，其中，多层堆叠件包括交替堆叠的多个介电层与多个导电层，并具有穿透其中的沟槽；将III族元素前体、V族元素前体和过渡金属前体引入至处理室中，以在沟槽的侧壁上形成基于III-V的铁电层；以及在基于III-V的铁电层上形成沟道层。

附图说明

当与附图一起阅读时，根据以下详细描述可最好地理解本发明的各方面。应注意，根据行业中的标准实践，各种部件未按比例绘制。实际上，为论述清楚，各种部件的尺寸可任意增加或减少。

图1A、图1B和图1C示出根据一些实施例的铁电存储器器件的简化透视图、电路图和俯视图。

图2A和图2B示出根据一些实施例的铁电存储器器件的极化对电场(P-E)的曲线。

图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B、图19C、图19D、图19E、图20A、图20B、图20C、图20D、图20E、图22、图23、图24、图25A、图25B、图26A、图26B、图27A、图27B、图28A、图28B、图29A、图29B、图30A、图30B、图30C、图30D和图30E示出根据一些实施例的制造铁电存储器器件的变化视图。

图21示出根据一些实施例的形成铁电存储器器件的铁电层和沟道层的方法。

图31示出根据其他实施例的形成铁电存储器器件的铁电层和沟道层的方法。

图32A、图32B和图32C示出根据一些实施例的铁电存储器器件的局部放大图。

图33示出根据一些实施例的铁电存储器器件的简化透视图。

具体实施方式