[发明专利]三维存储器器件及其制造方法

说明书

提供了包括第一堆叠结构和第二堆叠结构以及第一导电柱和第二导电柱的三维存储器器件。第一堆叠结构包括沿垂直方向堆叠的第一堆叠层。第一堆叠层的每个包括第一栅极层、第一沟道层以及第一栅极层和沟道层之间的第一铁电层。第二堆叠结构与第一堆叠结构横向间隔开，并且包括沿垂直方向堆叠的第二堆叠层。第二堆叠层的每个包括第二栅极层、第二沟道层以及第二栅极层和沟道层之间的第二铁电层。第一栅极层和第二栅极层设置在第一铁电层和第二铁电层之间，以及第一导电柱和第二导电柱沿垂直方向延伸并且分别与第一沟道层和第二沟道层接触。本申请的实施例还涉及制造三维存储器器件的方法。

技术领域

本申请的实施例涉及三维存储器器件及其制造方法。

背景技术

半导体集成电路(IC)工业经历了指数级增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。

这种缩小也增加了处理和制造IC的复杂性，并且为了实现这些进步，需要在IC处理和制造中进行类似的发展。例如，已经引入了三维(3D)存储器器件以替换平面存储器器件。但是，3D存储器器件并非在所有方面都令人满意。出现了应该解决的额外的问题。

发明内容

本申请的一些实施例提供了一种三维存储器器件，包括：第一堆叠结构，包括沿垂直方向堆叠的第一堆叠层，其中，所述第一堆叠层的每个包括第一栅极层、第一铁电层和第一沟道层，其中，所述第一栅极层、所述第一铁电层和所述第一沟道层分别沿垂直于所述垂直方向的水平方向延伸，并且其中，所述第一铁电层设置在所述第一栅极层和所述第一沟道层之间；第二堆叠结构，与所述第一堆叠结构横向间隔开，并且包括沿所述垂直方向堆叠的第二堆叠层，其中，所述第二堆叠层的每个包括第二栅极层、第二铁电层和第二沟道层，其中，所述第二栅极层、所述第二铁电层和所述第二沟道层分别沿所述水平方向延伸，所述第二铁电层设置在所述第二栅极层和所述第二沟道层之间，并且所述第一栅极层和所述第二栅极层设置在所述第一铁电层和所述第二铁电层之间；第一导电柱，沿所述垂直方向延伸、彼此横向分隔开并且与所述第一堆叠层的每个的所述第一沟道层接触；以及第二导电柱，沿所述垂直方向延伸、彼此横向分隔开并且与所述第二堆叠层的每个的所述第二沟道层接触。

本申请的另一些实施例提供了一种三维存储器器件，包括：第一堆叠结构和第二堆叠结构，设置在衬底上并且彼此横向间隔开，其中，所述第一堆叠结构包括交替堆叠在所述衬底上的第一绝缘层和第一栅极层，并且其中，所述第二堆叠结构包括交替堆叠在所述衬底上的第二绝缘层和第二栅极层；介电壁，设置在所述衬底上并且位于所述第一堆叠结构和所述第二堆叠结构之间；第一铁电层，设置在所述介电壁和所述第一栅极层之间，其中，所述第一铁电层的每个设置在两个相邻第一绝缘层之间；第一沟道层，设置在所述介电壁和所述第一铁电层之间，其中，所述第一沟道层的每个设置在两个相邻第一绝缘层之间；第二铁电层，设置在所述介电壁和所述第二栅极层之间，其中，所述第二铁电层的每个设置在两个相邻第二绝缘层之间；第二沟道层，设置在所述介电壁和所述第二铁电层之间，其中，所述第二沟道层的每个设置在两个相邻第二绝缘层之间；第一导电柱，穿透所述介电壁、彼此横向分隔开并且与所述第一沟道层接触；以及第二导电柱，穿透所述介电壁、彼此横向分隔开并且与所述第二沟道层接触。

本申请的又一些实施例提供了一种制造三维存储器器件的方法，包括：在衬底上形成多层堆叠件，其中，所述多层堆叠件包括交替堆叠在所述衬底上的绝缘层和牺牲层；形成垂直穿透所述多层堆叠件的沟槽；去除所述牺牲层的由所述沟槽暴露的部分以形成凹槽，其中，所述凹槽的每个形成在两个相邻绝缘层之间；在所述凹槽中形成铁电层以覆盖所述牺牲层的由所述凹槽暴露的剩余部分的侧面；在所述凹槽中形成沟道层以与所述铁电层接触；用介电材料填满所述沟槽以形成介电壁；形成垂直穿透所述介电壁的导电柱；以及用所述栅极层替换所述牺牲层的剩余部分。

附图说明