[发明专利]集成电路及其形成方法

说明书

集成电路包括具有前侧和背侧的条结构。栅极结构位于条结构的前侧上。该集成电路包括位于条结构的前侧之上的多个沟道层，其中多个沟道层中的每个包围在栅极结构内。隔离结构围绕条结构。集成电路包括位于隔离结构中的背侧通孔。外延结构位于条结构的前侧上。集成电路包括位于外延结构上方的接触件。接触件具有位于外延结构的第一侧上的第一部分。接触件的第一部分延伸至隔离结构中并且接触背侧通孔。该集成电路包括位于条结构的背侧上并且接触背侧通孔的背侧电源轨。本发明的实施例还涉及集成电路的形成方法。

技术领域

本发明的实施例涉及集成电路及其形成方法。

背景技术

半导体集成电路(IC)工业经历了快速的增长。IC材料和设计的技术进步已经产生了多代IC。每一代电路都具有比上一代更小和更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性。

在IC发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常已经增加，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供收益。

然而，由于部件尺寸不断减小，因此制造工艺不断变得更加难以执行。因此，形成尺寸越来越小的可靠的半导体器件变得更具挑战性。

发明内容

本发明的实施例提供了一种集成电路，包括：条结构，具有前侧和背侧；栅极结构，位于所述条结构的所述前侧上；多个沟道层，位于所述条结构的所述前侧之上，其中，所述多个沟道层中的每个包围在所述栅极结构内；隔离结构，围绕所述条结构；背侧通孔，位于所述隔离结构中；外延结构，位于所述条结构的所述前侧上；接触件，位于所述外延结构上方，其中，所述接触件具有位于所述外延结构的第一侧上的第一部分，并且所述接触件的所述第一部分延伸至所述隔离结构中并且接触所述背侧通孔；以及背侧电源轨，位于所述条结构的所述背侧上并且与所述背侧通孔接触。

本发明的另一实施例提供了一种集成电路，包括：第一条结构；第二条结构；隔离结构，位于所述第一条结构和所述第二条结构之间；背侧通孔，位于所述隔离结构中；第一外延结构，位于所述第一条结构上方；第二外延结构，位于所述第二条结构上方；第一接触件，位于所述第一外延结构上方，其中，所述第一接触件的第一部分沿着所述第一外延结构的第一侧壁延伸；以及第二接触件，位于所述第二外延结构上方，其中，所述第一接触件的所述第一部分的最底部位置位于所述第二接触件的最底部位置下方。

本发明的又一实施例提供了一种形成集成电路的方法，包括：图案化衬底以在所述衬底上方限定半导体条；在所述半导体条上方沉积介电衬垫；在所述介电衬垫上方沉积导电材料；蚀刻所述导电材料，其中，所述半导体条从蚀刻的导电材料突出；在所述导电材料和所述介电衬垫上方沉积介电材料；蚀刻所述介电材料和所述介电衬垫以限定隔离结构，所述隔离结构的顶面低于所述半导体条的顶面；在所述半导体条上方形成源极/漏极外延结构；形成围绕所述源极/漏极外延结构的介电层；在所述源极/漏极外延结构和所述介电层上方形成层间介电层；蚀刻所述层间介电层、所述介电层和所述隔离结构，以限定暴露所述导电材料的开口；以及在所述开口中形成源极/漏极接触件。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本发明的一些实施例的集成电路的顶视图，并且图1B至图1D是根据本发明的一些实施例的集成电路的截面图。

图2A至图29C是根据本发明的一些实施例的在制造集成电路的各个阶段处的集成电路的截面图。

图30A和图30B是根据本发明的一些实施例的制造集成电路的方法的流程图。

图31至图40是根据本发明的一些实施例的在制造集成电路的各个阶段处的集成电路的截面图。