[发明专利]半导体结构及其形成方法

说明书

提供了一种半导体结构及其形成方法。一种方法包括在导电特征之上沉积电介质层。图案化电介质层以在其中形成开口。开口暴露导电特征的第一部分。在开口的侧壁上沉积第一阻挡层。导电特征的第一部分在沉积第一阻挡层结束时保持暴露。

技术领域

本公开总体涉及半导体结构及其形成方法。

背景技术

通常，有源器件和无源器件被形成在半导体衬底之上和之中。一旦形成，这些有源器件和无源器件就可以使用一系列导电和绝缘层而彼此连接以及连接到外部器件。这些层可有助于互连各种有源器件和无源器件，以及通过例如接触衬垫来提供到外部器件的电连接。

为了在这些层内形成这些互连，可以采用一系列的光刻、蚀刻、沉积和平坦化技术。然而，由于有源器件和无源器件的尺寸已经减小，因此对这种技术的使用变得更加复杂，使得也期望减小互连的尺寸。因此，需要改进互连的形成和结构，以使整个器件更小、更便宜、以及更高效，并且缺陷或问题更少。

发明内容

根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在导电特征之上沉积电介质层；图案化所述电介质层以在其中形成开口，所述开口暴露所述导电特征的第一部分；以及在所述开口的侧壁上沉积第一阻挡层，其中，所述导电特征的第一部分在沉积所述第一阻挡层结束时保持暴露。

根据本公开的一个方面，提供了一种形成半导体结构的方法，包括：在第一导电特征之上形成电介质层；在所述电介质层中形成开口，所述开口暴露所述第一导电特征的第一部分；以及在所述开口中形成第二导电特征，其中，形成所述第二导电特征包括：对所述第一导电特征的第一部分的顶表面执行表面改性工艺，所述表面改性工艺抑制第一阻挡材料在所述第一导电特征的第一部分的顶表面之上的沉积速率；以及在所述开口的侧壁上选择性地沉积包括所述第一阻挡材料的第一阻挡层。

根据本公开的一个方面，提供了一种半导体结构，包括：第一导电特征，所述第一导电特征的顶表面具有第一区域以及不同于所述第一区域的第二区域；电介质层，在所述第一导电特征之上，其中，所述电介质层覆盖所述第一导电特征的顶表面的第一区域，并且其中，所述电介质层不覆盖所述第一导电特征的顶表面的第二区域；以及第二导电特征，在所述电介质层内并且与所述第一导电特征电接触，所述第二导电特征包括：导电材料；以及第一阻挡层，插入在所述导电材料的侧壁与所述电介质层的侧壁之间，其中，所述第一阻挡层不覆盖所述第一导电特征的顶表面的第二区域。

附图说明

在结合附图阅读时，从下面的具体实施方式中最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1-17示出了根据一些实施例的制造半导体器件的各个中间阶段的截面图。

图18示出了根据一些实施例的导电特征内的各种元素的浓度分布。

图19-27示出了根据一些实施例的制造半导体器件的各个中间阶段的截面图。

图28示出了根据一些实施例的半导体器件的截面图。

图29示出了根据一些实施例的半导体器件的截面图。

图30示出了根据一些实施例的半导体器件的截面图。

图31是示出根据一些实施例的形成互连结构的方法的流程图。

图32是示出根据一些实施例的表面改性工艺的流程图。

具体实施方式