[发明专利]半导体结构及其形成方法

说明书

本公开针对具有低水平的泄漏电流和低功耗的全环栅(GAA)晶体管结构。例如，GAA晶体管包括在其上设置有第一源极/漏极(S/D)外延结构和第二S/D外延结构的半导体层，其中第一和第二S/D外延结构被半导体纳米片层隔开。半导体结构还包括插入在半导体层与第一和第二S/D外延结构中的每一个之间的隔离结构。GAA晶体管还包括围绕半导体纳米片层的栅极堆叠。本发明的实施例还涉及半导体结构及其形成方法。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

基于鳍的场效应晶体管(finFET)中的源极/漏极区域从鳍结构的侧面和其上形成有鳍结构的半导体衬底的顶表面生长。在操作期间，可以在源极/漏极区域与半导体衬底之间形成泄漏路径。泄漏路径会降低finFET的性能。

发明内容

根据本发明实施例的一个方面，提供了一种半导体结构，包括：半导体层；第一源极/漏极(S/D)外延结构和第二S/D外延结构，设置在半导体层上，其中，第一S/D外延结构和第二S/D外延结构由半导体纳米片层隔开；隔离结构，插入在半导体层与每个第一S/D外延结构和第二S/D外延结构之间；以及栅极堆叠件，围绕半导体纳米片层。

根据本发明实施例的另一个方面，提供了一种半导体结构，包括：半导体层；源极/漏极(S/D)外延结构对，具有设置在半导体层上相对的倾斜内侧壁；纳米片层，连接S/D外延结构对的倾斜内侧壁；隔离结构，插入在半导体层和S/D外延结构对之间；以及栅极堆叠件，围绕纳米片层。

根据本发明实施例的又一个方面，提供了一种形成半导体结构的方法，包括：在半导体层上形成垂直结构，垂直结构包括交替的第一纳米片层和第二纳米片层；在垂直结构的中间部分周围和半导体层的部分上形成第一栅极结构，其中垂直结构的边缘部分未被第一栅极结构覆盖；去除垂直结构的边缘部分；从垂直结构沿横向蚀刻第一纳米片层的边缘部分；形成与第一纳米片层的每个蚀刻边缘部分邻接的间隔件结构；在未被第一栅极结构覆盖的半导体层的顶部中形成隔离结构；在每个隔离结构上形成源极/漏极(S/D)外延层，其中，第二纳米片层的边缘部分与S/D外延层接触；从垂直结构中去除第一栅极结构；从垂直结构中去除第一纳米片层；以及在第二纳米片层周围形成第二栅极结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。

图1是根据一些实施例的绝缘体上半导体衬底上的全环栅纳米片FET的截面图。

图2是根据一些实施例的在体半导体衬底上的全环栅纳米片FET的截面图。

图3A和图3B是根据一些实施例的用于制造全环栅纳米片FET的方法的流程图。

图4-图10是根据一些实施例的在全环栅纳米片FET结构的制造期间的中间结构的等距视图。

图11-图20是根据一些实施例的在全环栅纳米片FET的制造期间的中间结构的截面图。

图21是根据一些实施例的全环栅的纳米片FET的截面图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。