[发明专利]研磨方法及半导体基板的制造方法

说明书

本发明提供一种研磨方法及半导体基板的制造方法。所述研磨方法中，硅锗的研磨速度足够高、且抑制硅锗的蚀刻，从而硅锗的研磨速度的选择比足够高。本发明的研磨方法包括如下工序：使用研磨用组合物对包含硅锗的研磨对象物进行研磨，前述研磨用组合物包含磨粒、无机盐、及具有酸基的研磨促进剂，且pH为8以上。

技术领域

本发明涉及研磨方法及半导体基板的制造方法。

背景技术

作为使晶体管的功耗降低、性能(工作特性)提高的技术之一，正在研究使用载流子的迁移率高于Si的高迁移率材料(以下也简称为“高迁移率材料”)的沟道。在使用这样的高迁移率材料制作的载流子的输送特性提高的沟道中，可以提高施加指定的栅压时流过的漏电流。由此能够得到以下优点：可以得到足够高的漏电流并且降低电源电压。该优点可以达成在低电力下的MOSFET(metal oxide semiconductor field-effect transistor，金属氧化物半导体场效应管)更高的性能。

作为高迁移率材料，III-V族化合物、IV族化合物、Ge(锗)、仅由C(碳)形成的石墨烯等的应用备受期待。特别是正积极地对含有As的III-V族化合物、含有Ge的IV族化合物等进行研究。

使用了高迁移率材料的沟道可以通过对硅锗(SiGe)这样的研磨对象物进行研磨来形成，所述硅锗具有含有高迁移率材料的部分(以下也称作高迁移率材料部分)和含有硅材料的部分(以下也称作硅材料部分)。此时，除了要求以高研磨速度对高迁移率材料部分进行研磨而加工为平滑的表面外，对研磨对象物的研磨后的表面还要求抑制由蚀刻引起的高度差的产生。例如，日本特开2006-278981号公报(相当于美国专利申请公开第2006/218867号说明书)中公开了一种在对Ge基板进行研磨的用途中使用的研磨用组合物。

发明内容

最近，作为半导体基板，开始使用同时包含硅锗和氮化硅(SiN)等其他材料的基板。对于这样的基板，产生了以高研磨速度对硅锗进行研磨并抑制硅锗的蚀刻，进而选择性地对硅锗进行研磨的全新要求。对于这样的要求，迄今没有任何研究。

于是，本发明的目的在于提供：硅锗的研磨速度足够高，且抑制硅锗的蚀刻，并且硅锗的研磨速度的选择比足够高的研磨方法。

为了解决上述的全新课题，本发明人等反复进行深入研究。结果发现：通过包括使用如下的研磨用组合物对包含硅锗的研磨对象物进行研磨的工序的研磨方法，可以解决上述课题，从而完成了本发明，所述研磨用组合物包含磨粒、无机盐、及具有酸基的研磨促进剂、且pH为8以上。

具体实施方式

以下，对本发明的实施方式进行说明。需要说明的是，本发明并不仅限定于以下的实施方式。本说明书中，若无特别说明，则操作及物性等的测定以室温(20℃以上25℃以下)/相对湿度40％RH以上且50％RH以下的条件进行。

本发明的一个方式的研磨方法包括使用研磨用组合物对包含硅锗的研磨对象物进行研磨的工序。前述研磨用组合物包含磨粒、无机盐、及具有酸基的研磨促进剂，且pH为8以上。对于这样的本发明的一个方式的研磨方法而言，硅锗的研磨速度足够高，且可以抑制硅锗的蚀刻，硅锗的研磨速度的选择比足够高。

得到如上所述的本发明的效果的机制可以认为如下。但是，下述机制仅为推测，并不由此来限定本发明的范围。

具有酸基的研磨促进剂吸附在通过氧化剂等的作用而被氧化的硅锗膜(以下也简称为Ge氧化膜)的表面，对Ge氧化膜进行部分改性。可以认为，被改性的Ge氧化膜富于加工性而研磨速度提高，难以发生溶解，蚀刻被抑制。虽然具有酸基的研磨促进剂也会吸附在硅锗以外的其他膜的表面上，但其作用弱，不至于对表面进行改性。因此，其他膜的研磨速度被抑制为较低。

另外，研磨用组合物中包含无机盐，由此研磨用组合物的电导率变高。其结果，可以认为在硅锗膜的表面所形成的双电层被压缩，磨粒的作用提高，硅锗膜的研磨速度变高。