[发明专利]CIS深沟槽外延层制作方法在审
申请号: | 202110291547.1 | 申请日: | 2021-03-18 |
公开(公告)号: | CN113113436A | 公开(公告)日: | 2021-07-13 |
发明(设计)人: | 吴天承;李佳龙;黄鹏 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H01L27/146 | 分类号: | H01L27/146 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | cis 深沟 外延 制作方法 | ||
1.一种CIS深沟槽外延层制作方法,其特征在于,所述方法包括以下步骤:
提供CIS基底层;
在所述CIS基底层上,淀积形成掩模层;
通过光刻刻蚀工艺,使得所述掩模层定义出隔离区域图案;
基于所述隔离区域图案,刻蚀所述基底层,形成深沟槽结构;
通过氢气预烘工艺,使得所述深沟槽结构的内表面上光滑化;
通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层。
2.如权利要求1所述的CIS深沟槽外延层制作方法,其特征在于,所述在所述CIS基底层上,淀积形成掩模层,包括:
通过化学气相淀积工艺,在所述CIS基底层上,淀积形成掩模层。
3.如权利要求1所述的CIS深沟槽外延层制作方法,其特征在于,所述基于所述隔离区域图案,刻蚀所述基底层,形成深沟槽结构步骤中,形成的所述深沟槽结构的深度为1um至3um。
4.如权利要求1所述的CIS深沟槽外延层制作方法,其特征在于,所述方法,在所述基于所述隔离区域图案,刻蚀所述基底层,形成深沟槽结构步骤进行之后,在形成所述光滑的预外延层之前,还进行:
通过湿法刻蚀工艺,清洗去除刻蚀残留物。
5.如权利要求1所述的CIS深沟槽外延层制作方法,其特征在于,所述通过氢气预烘工艺,使得所述深沟槽结构的内表面上光滑化,包括:
在900℃至1100℃温度环境下,通入氢气处理40秒至80秒,使得所述深沟槽结构的内表面光滑化。
6.如权利要求5所述的CIS深沟槽外延层制作方法,其特征在于,所述在900℃至1100℃温度环境下,通入氢气处理40秒至80秒,使得所述深沟槽结构的内表面光滑化步骤中,以5slm至30slm的流速通入氢气。
7.如权利要求1所述的CIS深沟槽外延层制作方法,其特征在于,所述通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层,包括:
依照所述深沟槽结构的内表面形貌,通过外延生长工艺,在所述深沟槽结构的内表面上生产第一外延层;
依照所述第一外延层的形貌,通过外延生长工艺,在所述第一外延层上逐层生长形成其他外延层,直至填充满所述深沟槽结构。
8.如权利要求1所述的CIS深沟槽外延层制作方法,其特征在于,所述第一外延层的厚度为50nm至200nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110291547.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的