[发明专利]半导体装置

说明书

得到能够减小导线键合的接合强度的波动，提高可靠性的半导体装置。半导体装置具有与导线(14)之间的键合区域。在键合区域，在半导体基板(1)的主面设置有氧化膜(6)。在氧化膜(6)之上设置有多晶硅层(13)。在多晶硅层(13)之上局部地设置有层间膜(7)。在多晶硅层(13)和层间膜(7)之上设置有阻挡金属(10)。在阻挡金属(10)之上设置有电极(11)。

技术领域

本发明涉及半导体装置。

背景技术

在对铝电极进行导线键合时，铝沿超声波振动方向受到排斥。因此，导线与铝电极的接合强度产生波动，所以成为使半导体装置的可靠性降低的一个原因。与此相对，公开了在键合区域，在铝电极之下局部地设置有层间膜的半导体装置(例如，参照专利文献1)。由此，在铝电极的表面产生凹凸，因此能够抑制导线键合时的铝的排斥。

专利文献1：日本特开2012-109419号公报

有时在铝电极之下形成有阻挡金属层。存在下述问题，即，由于阻挡金属与层间膜之间的密接性差，所以半导体装置的可靠性降低。

发明内容

本发明就是为了解决上述这样的课题而提出的，其目的在于，得到能够减小导线键合的接合强度的波动，提高可靠性的半导体装置。

本发明涉及的半导体装置具有与导线之间的键合区域，该半导体装置的特征在于，具有：半导体基板；氧化膜，其在所述键合区域设置于所述半导体基板的主面；多晶硅层，其设置于所述氧化膜之上；层间膜，其在所述多晶硅层之上局部地设置；阻挡金属，其直接设置于所述多晶硅层和所述层间膜之上；以及电极，其设置于所述阻挡金属之上。

发明的效果

在本发明中，在键合区域局部地设置有层间膜，在其上设置有阻挡金属以及铝电极。由此，在导线键合时，层间膜相对于阻挡金属以及铝电极而成为锚，因此能够抑制铝电极的构成金属的排斥。因此，能够减小导线键合的接合强度的波动。另外，在层间膜之下形成多晶硅层。阻挡金属与多晶硅层之间的密接性比阻挡金属与层间膜之间的密接性强。因此，通过多晶硅层对阻挡金属与层间膜之间的密接性的强度进行弥补，从而阻挡金属的密接性提高，因此能够提高半导体装置的可靠性。

附图说明

图1是表示实施方式1涉及的半导体装置的剖视图。

图2是表示实施方式1涉及的半导体装置的键合区域处的层间膜的图案的俯视图。

图3是表示实施方式2涉及的半导体装置的键合区域处的层间膜的图案的俯视图。

具体实施方式

参照附图，对实施方式涉及的半导体装置进行说明。对相同或者相应的结构要素标注相同的标号，有时省略重复说明。

实施方式1.

图1是表示实施方式1涉及的半导体装置的剖视图。半导体基板1是p型，在半导体基板1的表层彼此分离地设置有n型的源极区域2以及漏极区域3。在源极区域2与漏极区域3之间的半导体基板1之上隔着栅极绝缘膜4而形成有栅极电极5。栅极电极5被层间膜7覆盖。层间膜7是氧化膜，例如是TEOS/BPSG/TEOS的层叠构造。

源极电极8经由层间膜7的开口而与源极区域2连接。漏极电极9经由层间膜7的开口而与漏极区域3连接。源极电极8以及漏极电极9由阻挡金属10以及铝电极11构成。阻挡金属10是为了抑制铝电极11与半导体基板1的接触电阻的增大而设置的，例如是Ti/TiN的层叠构造。这样，在半导体基板1之上构成有MOSFET等晶体管12。