[发明专利]半导体存储器件及其制造方法

说明书

本申请提供了一种半导体存储器件及其制造方法，半导体存储器件包括：第一杂质区和第二杂质区，在半导体衬底中间隔开；位线，电连接到第一杂质区；存储节点接触部，电连接到第二杂质区；气隙，在位线与存储节点接触部之间；着落焊盘，电连接到存储节点接触部；掩埋介电图案，在着落焊盘的侧壁上且在气隙上；以及间隔物封盖图案，在掩埋介电图案与气隙之间。

相关申请的交叉引用

本申请要求于2020年03月17日在韩国知识产权局递交的韩国专利申请No.10-2020-0032634的优先权，其主题通过引用合并在此。

技术领域

本发明构思总体上涉及半导体存储器件及其制造方法。

背景技术

半导体器件由于其尺寸小、功能多和/或制造成本低而在现代电子工业中起着重要的作用。半导体器件的发展以日益密集的集成为特征。因此，半导体器件中的线图案宽度已经大大减小，以促进更密集的集成。然而，新兴的曝光技术和相关设备非常昂贵。因此，正在进行各种研究以开发在提供更密集的集成和出色的可靠性的同时更有效地控制成本的方法和制造技术。

发明内容

本发明构思的实施例提供了可以密集集成而仍提供优异的可靠性的半导体存储器件。本发明构思的实施例提供了制造可以密集集成而仍提供优异的可靠性的半导体存储器件的方法。

根据本发明构思的一个实施例，一种半导体存储器件包括：第一杂质区和第二杂质区，在半导体衬底中间隔开；位线，电连接到第一杂质区；存储节点接触部，电连接到第二杂质区；气隙，在位线与存储节点接触部之间；着落焊盘，电连接到存储节点接触部；掩埋介电图案，在着落焊盘的侧壁上且在气隙上；以及间隔物封盖图案，在掩埋介电图案与气隙之间。

根据本发明构思的另一实施例，一种半导体存储器件包括：第一杂质区，在半导体衬底中；多个第二杂质区，在半导体衬底中并且跨第一杂质区彼此间隔开；位线，电连接到第一杂质区；多个存储节点接触部，所述多个存储节点接触部中的每一个电连接到所述多个第二杂质区中的对应的一个第二杂质区；多个气隙，在所述位线的相对侧上，所述多个气隙中的每一个在所述位线与所述多个存储节点接触部中的对应的一个存储节点接触部之间；多个着落焊盘，所述多个着落焊盘中的每一个电连接到所述多个存储节点接触部中的对应的一个存储节点接触部；掩埋介电图案，在所述多个着落焊盘中的一对着落焊盘之间并且在所述多个气隙中的一个气隙上；以及间隔物封盖图案，在所述掩埋介电图案与所述多个气隙中的所述一个气隙之间。

根据本发明构思的又一实施例，一种制造半导体存储器件的方法包括：在半导体衬底上形成位线和在位线上的位线封盖图案；形成顺序地覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物、第二间隔物和第三间隔物；形成与第三间隔物相邻的存储节点接触部；形成使第二间隔物暴露的凹部；形成电连接到存储节点接触部的着落焊盘；去除第二间隔物以形成气隙；形成填充气隙和凹部的热分解层；去除热分解层的一部分以暴露凹部的一部分；在凹部上形成间隔物封盖图案；去除热分解层以暴露气隙；以及部分地去除间隔物封盖图案，以允许间隔物封盖图案残留在凹部的底表面上。

附图说明

图1是示出了根据本发明构思的实施例的半导体存储器件的平面图，图2是沿图1的线A-A′截取的截面图，并且图3是图1中的区域“A”的放大图。

图4至图12是以一个示例示出了根据本发明构思的实施例的制造半导体存储器件的方法的相关截面图。

图13是示出了根据本发明构思的实施例的半导体存储器件的平面图，并且图14是沿图13的线A-A′和B-B′截取的截面图。

图15至图19是以一个示例示出了根据本发明构思的实施例的制造半导体存储器件的方法的相关截面图。

具体实施方式

现在将参考附图以一些附加细节来描述本发明构思的实施例。