[发明专利]半导体存储装置以及读出方法

权利要求书

1.一种半导体存储装置，包括：

存储胞元阵列；

页面缓冲器/读出电路，保持从所述存储胞元阵列的选择页面读出的数据；

错误检测纠正电路，接收保持在页面缓冲器/读出电路中的数据，对所述数据进行检测，并保持所检测出的错误位置相关的错误位置信息；

输出电路，基于列地址来从所述页面缓冲器/读出电路选择数据，并将所选择的数据输出至数据总线；以及

错误纠正部件，基于所述错误位置信息来纠正所述数据总线上的数据。

2.根据权利要求1所述的半导体存储装置，其中

所述错误纠正部件包括反转电路，所述反转电路基于所述错误位置信息来反转数据总线上的数据。

3.根据权利要求2所述的半导体存储装置，其中

所述错误纠正部件包括地址比较部，所述地址比较部对所述错误位置信息与所述列地址进行比较，基于比较结果来对与错误位置对应的所述数据总线上的数据进行纠正。

4.根据权利要求1所述的半导体存储装置，其中

所述错误检测纠正电路对多位的错误的位置进行检测。

5.根据权利要求1所述的半导体存储装置，其中

所述错误纠正部件是在进行页面的连续读出时实施。

6.根据权利要求5所述的半导体存储装置，其中

所述页面缓冲器/读出电路具有对从所述存储胞元阵列读出的页面数据进行保持的第一锁存器、及接收由第一锁存器所保持的页面数据的第二锁存器，第一锁存器及第二锁存器各自包含能够独立地进行数据传输的第一部分与第二部分，第一部分及第二部分能够保持1/2页面的数据，

在进行页面的连续读出时，在将所述第二锁存器的第一部分的数据输出至外部的期间，进行所述第二锁存器的第二部分的数据的错误检测及纠正，在将所述第二锁存器的第二部分的数据输出至外部的期间，进行所述第二锁存器的第一部分的数据的错误检测及纠正。

7.根据权利要求6所述的半导体存储装置，其中

在进行页面的连续读出时，与从外部输入的时钟信号同步地将数据输出至外部。

8.根据权利要求7所述的半导体存储装置，其中

页面的连续读出满足tPRE+tDIS+tECC＜tDOUT的条件(tPRE是位线的预充电时间，tDIS是存储胞元的放电时间，tECC是1/2页面的错误检测及纠正的时间，tDOUT是一页面的数据输出时间)。

9.根据权利要求3所述的半导体存储装置，其中

所述输出电路将从页面缓冲器/读出电路选择的n位数据提供给n个差动读出放大器，所述错误纠正部件对从所述差动读出放大器输出的数据进行反转。

10.根据权利要求9所述的半导体存储装置，其中

由所述差动读出放大器所读出的n位数据分别输入至所述反转电路的n个互斥或闸的一个输入，所述n个互斥或闸的另一个输入分别输入来自所述地址比较部的反转控制信号。

11.一种读出方法，是快闪存储器的读出方法，所述读出方法包括下述步骤：

在读出动作时，接收保持在页面缓冲器/读出电路中的数据，对所述数据进行检测；

保持所检测出的错误位置相关的错误位置信息；

基于列地址来从所述页面缓冲器/读出电路选择数据，并将所选择的数据输出至数据总线；

基于所述错误位置信息来对所述数据总线上的数据进行纠正；以及

将经纠正的数据输出至外部。

12.根据权利要求11所述的读出方法，其中

所述纠正步骤是对所述错误位置信息与所述列地址进行比较，并基于比较结果来反转与错误位位置对应的所述数据总线上的数据。