[发明专利]半导体器件及其形成方法

说明书

器件包括：包含第一晶体管的器件层；第一互连结构，位于器件层的前侧上；以及第二互连结构，位于器件层的背侧上。第二互连结构包括：第一介电层，位于器件层的背侧上；接触件，穿过第一介电层延伸至第一晶体管的源极/漏极区域；导线，通过接触件电连接至第一晶体管的源极/漏极区域；以及散热路径，热连接至器件层，散热路径延伸至第二互连结构的与器件层相对的表面。散热路径包括伪通孔。本申请的实施例还涉及半导体器件及其形成方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

半导体器件用于各种电子应用中，诸如例如，个人计算机、手机、数码相机和其它电子设备。半导体器件通常通过在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料层并且使用光刻图案化各个材料层以在其上形成电路组件和元件来制造。

半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成至给定区域中。但是，随着最小部件尺寸的减小，出现了应解决的额外的问题。

发明内容

本申请的一些实施例提供了一种半导体器件，包括：器件层，包括第一晶体管；第一互连结构，位于所述器件层的前侧上；以及第二互连结构，位于所述器件层的背侧上，所述第二互连结构包括：第一介电层，位于所述器件层的所述背侧上；接触件，穿过所述第一介电层延伸至所述第一晶体管的所述源极/漏极区域；导线，通过所述接触件电连接至所述第一晶体管的所述源极/漏极区域；以及散热路径，热连接至所述器件层，所述散热路径延伸至所述第二互连结构的与所述器件层相对的表面，其中，所述散热路径包括伪通孔。

本申请的另一些实施例提供了一种半导体器件，包括：衬底；第一互连结构，位于所述衬底上方；器件层，位于所述第一互连结构上方，其中，所述器件层包括第一晶体管和第二晶体管，所述第一晶体管电连接至所述第一互连结构中的导电部件；第二互连结构，位于所述器件层上方，所述第二互连结构包括：电源轨，通过背侧源极/漏极接触件电连接至所述第二晶体管的源极/漏极区域；以及伪通孔，位于所述第一介电层中，所述伪通孔热连接至所述电源轨；钝化层，接触所述第二互连结构的所述第一介电层；以及凸块下金属(UBM)，位于所述钝化层中，所述凸块下金属通过所述伪通孔热连接至所述电源轨。

本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在半导体衬底上形成晶体管；减薄所述半导体衬底以暴露所述晶体管的源极/漏极区域；在减薄所述半导体衬底之后，在所述晶体管的背侧上形成第一互连结构，其中，形成所述第一互连结构包括：在所述晶体管的背侧上沉积第一介电层；穿过所述第一介电层形成接触件，所述接触件电连接至所述晶体管的源极/漏极区域；形成电连接至所述接触件的导线；以及形成从所述导线至所述第一互连结构的与所述晶体管相对的表面的散热路径，其中，所述散热路径包括伪通孔；以及在所述第一互连结构上方形成外部连接件，所述外部连接件通过所述伪通孔热连接至所述导线。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的三维视图中的纳米结构场效应晶体管(纳米FET)的实例。

图2、图3、图4、图5、图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图11C、图12A、图12B、图12C、图12D、图13A、图13B、图13C、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图18C、图19A、图19B、图19C、图20A、图20B、图20C、图21、图22、图23、图24、图25、图26、图27、图28、图29A、图29B和图29C是根据一些实施例的制造纳米FET中的中间阶段的截面图。