[发明专利]半导体存储装置

说明书

实施方式提供一种能够良好地制造的半导体存储装置。实施方式的半导体存储装置具备第1区域、第2区域及第3区域。第1区域具备：多个第1配线，在第1方向上延伸且在第2方向上排列；多个第2配线，在第2方向上延伸，在第1方向上排列且分别与多个第1配线交叉；及多个存储单元，设置在多个第1配线与多个第2配线的交叉部分。第2区域具备在第3方向上延伸的触点。第3区域具备：多个第1虚设配线，在第1方向上延伸且在第2方向上排列；及多个第2虚设配线，在第2方向上延伸，在第1方向上排列，且分别与多个第1虚设配线交叉。多个第2虚设配线中的第1方向上最靠近第1区域或第2区域的第2虚设配线的在第1方向的宽度为第1方向上第二靠近第1区域或第2区域的第2虚设配线的在第1方向的宽度以下。

[相关申请]

本申请享有以日本专利申请2020-156749号(申请日：2020年9月17日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

以下所记载的实施方式涉及一种半导体存储装置。

背景技术

已知一种半导体存储装置，具备：多个第1配线，在第1方向上延伸且在与第1方向交叉的第2方向上排列；多个第2配线，在第2方向上延伸且在第1方向上排列，并分别与多个第1配线交叉；及多个存储单元，设置在多个第1配线与多个第2配线的交叉部分。

发明内容

本发明所要解决的课题在于提供一种能够良好地制造的半导体存储装置。

一实施方式的半导体存储装置具备：第1区域，包括多个存储单元；第2区域，包括触点；及第3区域，与第1区域及第2区域中的至少一个区域相邻。第1区域具备：多个第1配线，在第1方向上延伸，且在与第1方向交叉的第2方向上排列；多个第2配线，在第2方向上延伸，在第1方向上排列，且分别与多个第1配线交叉；及多个存储单元，设置在多个第1配线与多个第2配线的交叉部分。第2区域具备在与第1方向及第2方向交叉的第3方向上延伸的触点。第3区域具备：多个第1虚设配线，在第1方向上延伸，且在第2方向上排列；及多个第2虚设配线，在第2方向上延伸，在第1方向上排列，且分别与多个第1虚设配线交叉。多个第2虚设配线中的、第1方向上最靠近第1区域或第2区域的第2虚设配线的在第1方向的宽度为第1方向上第二靠近第1区域或第2区域的第2虚设配线的在第1方向的宽度以下。

一实施方式的半导体存储装置具备：第1区域，包括存储单元；第2区域，包括触点；及第3区域，与第1区域及第2区域中的至少一个区域相邻。第1区域具备：第1配线，在第1方向上延伸；第2配线，在与第1方向交叉的第2方向上延伸，且与第1配线交叉；及存储单元，设置在第1配线与第2配线的交叉部分。第2区域具备在与第1方向及第2方向交叉的第3方向上延伸的触点。第3区域具备：第1虚设配线，与第1配线或触点在第2方向上排列，且在第1方向上延伸；第2虚设配线，在第2方向上延伸，且与第1虚设配线交叉；第3虚设配线，在第1方向上延伸，且与第2虚设配线交叉；及第4虚设配线，与第2配线或触点在第1方向上排列，在第2方向上延伸，且与第3虚设配线交叉。

附图说明

图1是表示第1实施方式的半导体存储装置的构成的示意性俯视图。

图2是表示第1实施方式的半导体存储装置的一部分构成的示意性立体图。

图3是图1中以A表示的部分的示意性放大图。

图4是将图3所示的构造沿D-D'线切断且沿箭头方向观察所得的示意性剖视图。

图5是将图3所示的构造沿E-E'线切断且沿箭头方向观察所得的示意性剖视图。

图6是图3中以B表示的部分的示意性放大图。

图7是图3中以C1表示的部分的示意性放大图。

图8是图3中以C2表示的部分的示意性放大图。