[发明专利]半导体存储装置及半导体存储装置的制造方法

说明书

本发明的半导体存储装置具备：层叠体，其是多个绝缘层与多个栅极电极层沿第1方向交替地层叠而成的层叠体；半导体层，其沿第1方向延伸；第1电荷蓄积层，其设置于半导体层与第1栅极电极层之间且包含硅及氮；第2电荷蓄积层，其设置于半导体层与第2栅极电极层之间，在与第1电荷蓄积层之间夹持第1绝缘层，与第1电荷蓄积层分离且包含硅及氮；第1绝缘膜，其设置于半导体层与第1电荷蓄积层之间、半导体层与第2电荷蓄积层之间及半导体层与第1绝缘层之间；第2绝缘膜，其设置于第1绝缘膜与第1电荷蓄积层之间、第1绝缘膜与第2电荷蓄积层之间及第1绝缘膜与第1绝缘层之间；以及第2绝缘层，其设置于第1电荷蓄积层与第1栅极电极层之间。

关联申请

本申请享有以日本专利申请2020-49902号(申请日：2020年3月19日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体存储装置及半导体存储装置的制造方法。

背景技术

将存储单元三维地配置而成的三维NAND闪存器实现高集成度和低成本。在三维NAND闪存器中，例如在多个绝缘层与多个栅极电极层交替地层叠而成的层叠体中形成有贯通层叠体的存储孔。通过在存储孔之中形成电荷蓄积层和半导体层，从而形成多个存储单元被串联连接的存储器串。通过控制电荷蓄积层中保持的电荷的量，从而在存储单元中存储数据。

发明内容

本发明提供可提高电荷保持特性的半导体存储装置。

实施方式的半导体存储装置具备：层叠体，该层叠体是多个绝缘层与多个栅极电极层沿第1方向交替地层叠而成的层叠体，上述多个栅极电极层包含第1栅极电极层和与上述第1栅极电极层在上述第1方向上相邻的第2栅极电极层，上述多个绝缘层包含位于上述第1栅极电极层与上述第2栅极电极层之间的第1绝缘层；半导体层，该半导体层沿上述第1方向延伸；第1电荷蓄积层，该第1电荷蓄积层设置于上述半导体层与上述第1栅极电极层之间，且包含硅(Si)及氮(N)；第2电荷蓄积层，该第2电荷蓄积层设置于上述半导体层与上述第2栅极电极层之间，在与上述第1电荷蓄积层之间夹持上述第1绝缘层，与上述第1电荷蓄积层分离且包含硅(Si)及氮(N)；第1绝缘膜，该第1绝缘膜设置于上述半导体层与上述第1电荷蓄积层之间、上述半导体层与上述第2电荷蓄积层之间及上述半导体层与上述第1绝缘层之间；第2绝缘膜，该第2绝缘膜设置于上述第1绝缘膜与上述第1电荷蓄积层之间、上述第1绝缘膜与上述第2电荷蓄积层之间及上述第1绝缘膜与上述第1绝缘层之间，且包含硅(Si)及氮(N)，与上述第1电荷蓄积层及上述第2电荷蓄积层相接，化学组成与上述第1电荷蓄积层及上述第2电荷蓄积层不同；以及第2绝缘层，该第2绝缘层设置于上述第1电荷蓄积层与上述第1栅极电极层之间。

附图说明

图1是第1实施方式的半导体存储装置的存储单元阵列的电路图。

图2(a)、(b)是第1实施方式的半导体存储装置的存储单元阵列的示意截面图。

图3是第1实施方式的半导体存储装置的存储单元阵列的放大示意截面图。

图4(a)～13(b)是表示第1实施方式的半导体存储装置的制造方法的示意截面图。

图14是第1实施方式的半导体存储装置的作用及效果的说明图。

图15是第2实施方式的半导体存储装置的存储单元阵列的电路图。

图16(a)、(b)是第2实施方式的半导体存储装置的存储单元阵列的示意截面图。

图17是第2实施方式的半导体存储装置的存储单元阵列的放大示意截面图。

图18(a)～29(b)是表示第2实施方式的半导体存储装置的制造方法的示意截面图。

符号的说明

10半导体层