[发明专利]半导体装置

说明书

本发明公开一种半导体装置，其包括基底以及设置于基底上的第一晶体管。第一晶体管包括第一半导体通道结构以及两个第一源极/漏极结构。第一半导体通道结构包括多个第一水平部分以及一第一垂直部分。多个第一水平部分于垂直方向上堆叠设置且彼此互相分离，且各第一水平部分沿水平方向延伸。第一垂直部分沿垂直方向上延伸且与多个第一水平部分相连接。第一垂直部分的材料组成与各第一水平部分的材料组成相同。两个第一源极/漏极结构分别设置于各第一水平部分于水平方向上的两相对侧，且两个第一源极/漏极结构与多个第一水平部分相连接。

技术领域

本发明涉及一种半导体装置，尤其是涉及一种具有半导体通道结构的半导体装置。

背景技术

随着半导体元件技术持续发展，使用传统平面式(planar)的金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管制作工艺难以持续微缩，因此，业界已提出以立体或非平面(non-planar)多栅极晶体管元件来取代平面式晶体管元件的解决途径。举例来说，双栅极(dual-gate)鳍式场效晶体管(Fin Field effect transistor，以下简称为FinFET)元件、三栅极(tri-gate)FinFET元件、以及Ω(omega)式FinFET元件等都已被提出。此外，近来更发展出利用纳米线作为通道的全栅极(gate-all-around，GAA)晶体管元件，作为继续提升元件集成度与元件效能的方案。然而，在GAA的设计概念下，如何经由制作工艺或/及结构上的设计来进一步提升元件特性(例如电性表现)仍是相关领域人士持续努力的方向。

发明内容

本发明提供了一种半导体装置，利用半导体通道结构中与多个水平部分相连的垂直部分调整半导体通道结构的表面特性，由此达到提升半导体装置电性表现的效果。

本发明的一实施例提供一种半导体装置，其包括一基底以及一第一晶体管设置于基底上。第一晶体管包括一第一半导体通道结构以及两个第一源极/漏极结构。第一半导体通道结构包括多个第一水平部分以及一第一垂直部分。多个第一水平部分于一垂直方向上堆叠设置且彼此互相分离，且各第一水平部分沿一水平方向延伸。第一垂直部分沿垂直方向上延伸且与多个第一水平部分相连接。第一垂直部分的材料组成与各第一水平部分的材料组成相同。两个第一源极/漏极结构分别设置于各第一水平部分于水平方向上的两相对侧，且两个第一源极/漏极结构与多个第一水平部分相连接。

附图说明

图1为本发明第一实施例的半导体装置的示意图；

图2为沿图1中A-A’剖线所绘示的剖视图；

图3为沿图1中B-B’剖线所绘示的剖视图；

图4为沿图1中C-C’剖线所绘示的剖视图；

图5至图17为本发明第一实施例的半导体装置的制作方法示意图，其中

图6为图5之后的状况示意图；

图7为图6之后的状况示意图；

图8为图7之后的状况示意图；

图9为图8之后的状况示意图；

图10为图9之后的状况示意图；

图11为图10之后的状况示意图；

图12为图11之后的状况示意图；

图13为图12之后的状况示意图；

图14为图13之后的状况示意图；

图15为图14之后的状况示意图；

图16为图15之后的状况示意图；

图17为图16之后的状况示意图。

图18为本发明第二实施例的半导体装置的示意图；