[发明专利]一种纳米图形的制备方法、结构及器件

说明书

本发明提供了一种纳米图形的制备方法，还提供了通过该方法制备的纳米图形和器件。本发明的方法可以简化纳米尺度的图形的制备，精确控制图形长尺寸，并实现纳米图形器件的制备，进而提升电子器件的性能。

技术领域

本发明属于半导体领域，具体涉及一种纳米图形的制备方法、结构及器件。

背景技术

无论是制备分立半导体器件还是制备集成电路，均需要涉及到制备纳米图形。当前线宽为100nm以下纳米图形的制备可以通过紫外光刻、电子束曝光、纳米压印等方法制备得到。

在集成电路领域，Fin-FET工艺，是纳米图形制备的一个常用工艺，在使用EUV光刻机制备时，其尺寸不仅依赖于光刻设备的分辨率，还取决于光刻工艺中的光刻胶种类、烘烤温度、曝光剂量、显影温度和时间等多种影响因素。所需要花费的成本较高，对于设备的需求较大，不容易进行生产。

利用电子束曝光技术(EBL)进行制备，可以制备得到10nm以下的精细结构。但是对于EBL而言，其效率较低，而且具有很强的邻近效应，对于装置的稳定性要求很高，同时针对电子束曝光的显影和刻蚀工艺也存在很大的问题。纳米压印技术当前的模板加工可以说绝大部分是依赖光刻的，特别是纳米级的结构，几乎绕不来电子束光刻等手段，这要导致了压印模板的价格昂贵。纳米压印的残胶会比光刻更严重，在一些特殊不希望出现底胶的地方需要通过工艺手段去除底胶。

为了维持半导体产业的不断发展，需要研制新的制备方法，以便于可以简化纳米图形的制备，精确控制图形尺寸，并实现纳米图形器件的制备，进而提升电子器件的性能。

发明内容

本发明的目的在于针对目前手段的缺点，针对纳米图形的制备和获取，提出结合薄膜沉积技术制备纳米图形的方法，提高器件的制备工艺，减少器件的制备成本。

在阐述本发明内容之前，定义本文中所使用的术语如下：

术语“ALD”是指：Atomiclayer Deposition，原子层沉积。

术语“CMP”是指：Chemical Mechanical Polishing，化学机械抛光。

术语“RIE”是指：Reaction Ionetching，反应离子刻蚀。

术语“PECVD”是指：Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积。

术语“ICP-CVD”是指：Inductive Coupled Plasma Chemical Vapor Deposition，感应耦合等离子体-化学气相沉积。

术语“DUV光刻”是指：深紫外光刻。

术语“EUV光刻”是指：极紫外光刻。

术语“CMOS”是指：互补金属氧化物半导体。

术语“NAND”是指：Not AND，计算机闪存设备。

术语“PSG”是指：磷硅玻璃。

术语“ICP”是指：感应耦合等离子体。

术语“MESFET”是指：Metal-Semiconductor Field Effect Transistor，金属-半导体场效应晶体管。

术语“MOSFET”是指：Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管。

为实现上述目的，本发明的第一方面提供了一种纳米图形的制备方法，所述方法包括以下步骤：

(1)提供工艺制备所需的晶圆；