[发明专利]半导体结构及其制造方法

说明书

本发明提供一种半导体结构及其制造方法。此半导体结构包括：一衬底，具有一沟槽；一氧化层，共形地位于所述沟槽中；一保护层，位于所述沟槽中且共形地位于所述氧化层上；以及一绝缘材料层，填充于所述沟槽中且位于所述保护层的上方，其中，所述绝缘材料层的顶面高于所述保护层的顶面。根据本发明的实施例所提出的半导体结构及其制造方法，可以解决传统制造工艺中因沟槽隔离件有所损耗而造成高度难以控制的问题，提高制得基板结构的成品率，进而提升后续在基板结构上所形成的元件的电性表现。

技术领域

本发明有关于一种半导体结构及其制造方法，且特别是有关于一种具有沟槽隔离件的半导体结构及其制造方法。

背景技术

随着集成电路(IC)的快速发展，为了符合消费者对于小型化电子装置的需求，存储器装置的元件的尺寸缩小，存储器单元的集积度(integration degree)也随之增加。当元件的尺寸缩小而提高积集度时，在各元件之间的隔离结构也必须跟着缩小。因此，隔离元件是否具有良好的隔离效果，也是影响存储器装置的电性的重要因素之一。目前，浅沟槽隔离(shallow trench isolation；STI)技术已广泛地被应用在次微米(sub micron)或更小的集成电路制造工艺上。再者，位于隔离结构两侧的主动区上则形成存储器装置所需的元件。

然而，在目前的制造工艺中，隔离结构可能因制造工艺步骤造成损伤而有所耗损，致使隔离结构的表面不平坦、或是难以控制隔离结构的顶面与主动区的顶面之间的高度差。因此，以目前制造工艺所形成的隔离结构在隔离效果上仍不尽理想，使得在隔离结构两侧的主动区上形成的元件可能会有漏电流、或是写入速率低等问题，进而影响制得的存储器装置的电性表现。上述这些问题皆降低了最终产品的成品率及可靠度。

因此，虽然现存的半导体结构中其隔离结构及其制造方法可以应付它们原先预定的用途，但目前它们在结构和制法上仍有需要克服的问题。如何改良电阻式随机存取存储器结构，以避免上述情形的发生，对于本领域技术人员而言实为一重要议题。

发明内容

本发明的一些实施例揭示一种半导体结构，包括一衬底，具有一沟槽(trench)。一氧化层共形地(conformally)位于沟槽中。一保护层位于沟槽中，且保护层共形地位于氧化层上。一绝缘材料层填充于沟槽中，且绝缘材料层位于保护层的上方。其中，绝缘材料层的顶面高于保护层的顶面。另外，一些实施例的半导体结构还包括一氮化层位于沟槽中且共形地位于保护层上，且绝缘材料层位于氮化层上，其中氮化层的顶面与绝缘材料层的顶面共平面。

本发明的一些实施例揭示一种半导体结构的制造方法，包括：提供一衬底，此衬底具有沟槽。在衬底上依序形成一氧化层和一保护层，且氧化层和保护层顺应性地形成于沟槽中，并于沟槽中形成一开口。在保护层的上方形成一牺牲材料，且此牺牲材料填入开口。移除部分的牺牲材料，并暴露出保护层的顶面。移除留下的牺牲材料，以暴露出开口。在开口中形成一绝缘材料层，以及移除部分的保护层以暴露出氧化层的顶面，其中绝缘材料层的顶面高于保护层的顶面。

附图说明

图1A至图12为根据本发明的一些实施例的制造半导体结构的各步骤中所对应的剖面示意图。其中，图1A、图8A、图9A、图10A、图11A以及图12A分别对应图1B、图8B、图9B、图10B、图11B以及图12B中的剖面线2-2所绘制；

图13为根据本发明的一些实施例的半导体结构的剖面示意图。

符号说明

10～衬底； 102～沟槽； 104～第一氧化层；

106～第二氧化层； 110～保护层； 112～开口；

114～氮化层； 116～原生氧化物； 118～牺牲材料；