[发明专利]半导体器件及其形成方法

说明书

提供了半导体器件、集成电路及其形成方法。在一个实施例中，半导体器件包括金属‑绝缘体‑金属结构，金属‑绝缘体‑金属结构包括：底部导体板层，包括第一开口和第二开口；第一介电层，位于底部导体板层上方；中间导体板层，位于第一介电层上方，并且包括第三开口、设置在第三开口内的第一伪板、和第四开口；第二介电层，位于中间导体板层上方；以及顶部导体板层，位于第二介电层上方，并且包括第五开口、设置在第五开口内的第二伪板、第六开口、和设置在第六开口内的第三伪板。第一开口、第一伪板、和第二伪板垂直对准。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

半导体集成电路(IC)产业经历了快速的增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都比前一代具有更小、更复杂的电路。然而，这些进步增加了IC处理和制造的复杂性，并且为了实现这些进步，需要在IC处理和制造方面进行类似发展。在IC发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常已经增加，而几何尺寸(即，可以使用制造工艺产生的最小部件)已经减小。

随着IC器件的几何尺寸减小，需要大表面积的无源器件要移动至后段制程(BEOL)结构。金属-绝缘体-金属(MIM)电容器就是此类无源器件的示例。典型的MIM电容器包括通过多个绝缘体层彼此绝缘的多个导体板层。为了提供良好的工艺公差并且防止蚀刻加载，在每个导体板层中形成开口和伪板。这些开口和伪板可能会减小MIM电容器的有效面积。因此，尽管现有的MIM结构及其制造工艺通常已经足以满足其预期目的，但是它们在每个方面都不是完全令人满意。

发明内容

本申请的一些实施例提供了一种半导体器件，包括：金属-绝缘体-金属结构，包括：底部导体板层，包括第一开口和第二开口；第一介电层，位于所述底部导体板层上方；中间导体板层，位于所述第一介电层上方，所述中间导体板层包括第三开口、设置在所述第三开口内的第一伪板、和第四开口；第二介电层，位于所述中间导体板层上方；以及顶部导体板层，位于所述第二介电层上方，所述顶部导体板层包括第五开口、设置在所述第五开口内的第二伪板、第六开口、和设置在所述第六开口内的第三伪板；其中，所述第一开口、所述第一伪板、和所述第二伪板垂直对准。

本申请的另一些实施例提供了一种半导体器件，包括：衬底；介电层，位于所述衬底上方；以及金属-绝缘体-金属结构，嵌入所述介电层中，所述金属-绝缘体-金属结构包括：底部导体板层，包括第一开口和第二开口；第一绝缘体层，位于所述底部导体板层上方；中间导体板层，位于所述第一绝缘体层上方，所述中间导体板层包括第三开口、设置在所述第三开口内的第一伪板、和第四开口；第二绝缘体层，位于所述中间导体板层上方；顶部导体板层，位于所述第二绝缘体层上方，所述顶部导体板层包括第五开口、设置在所述第五开口内的第二伪板、第六开口、和设置在所述第六开口内的第三伪板；其中，所述第一开口、所述第三开口、和所述第五开口垂直对准；其中，所述第五开口的第一垂直投影面积大于所述第三开口的第二垂直投影面积；其中，所述第三开口的第二垂直投影面积大于所述第一开口的第三垂直投影面积。

本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在衬底上方沉积第一介电层；在所述第一介电层上方形成金属-绝缘体-金属(MIM)结构，其中，所述金属-绝缘体-金属结构的形成包括：形成包括第一开口和第二开口的底部板层；在所述底部板层上方沉积第一绝缘体层；形成中间板层，所述中间板层包括：第三开口，与所述第一开口垂直对准；以及第一伪板，设置在所述第三开口内；在所述中间板层上方沉积第二绝缘体层；形成顶部板层，所述顶部板层包括：第四开口，与所述第一开口和所述第三开口垂直对准；第五开口，与所述第二开口垂直对准；第二伪板，设置在所述第四开口内；以及第三伪板，设置在所述第五开口内；以及在所述金属-绝缘体-金属结构上方沉积介电层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。