[发明专利]一种用于半导体量子计算的应变纯化硅衬底及其形成方法在审
申请号: | 202011321703.6 | 申请日: | 2020-11-23 |
公开(公告)号: | CN112582256A | 公开(公告)日: | 2021-03-30 |
发明(设计)人: | 王桂磊;亨利·H·阿达姆松;孔真真;罗雪 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 北京天达知识产权代理事务所(普通合伙) 11386 | 代理人: | 武悦 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 半导体 量子 计算 应变 纯化 衬底 及其 形成 方法 | ||
1.一种用于半导体量子计算的应变纯化硅衬底,其特征在于,包括依次层叠的自然硅衬底、绝缘层和应变纯化硅层,所述应变纯化硅层中引入张应力。
2.根据权利要求1所述的用于半导体量子计算的应变纯化硅衬底,其特征在于,所述应变纯化硅层中纯化硅的纯度≥99.9%,所述应变纯化硅层采用SiH4减压化学气相沉积方法外延形成。
3.根据权利要求1或2所述的用于半导体量子计算的应变纯化硅衬底,其特征在于,所述绝缘层采用自然硅氮化硅、纯化硅氮化硅、自然硅氧化硅、纯化硅氧化硅和氧化铝中的一种或多种。
4.根据权利要求3所述的用于半导体量子计算的应变纯化硅衬底,其特征在于,所述绝缘层为自然硅氮化硅层、纯化硅氮化硅层、自然硅氧化硅层、纯化硅氧化硅层或氧化铝层;
或者,所述绝缘层包括依次层叠在自然硅衬底上的自然硅氧化硅层和纯化硅氧化硅层,所述自然硅氧化硅层靠近自然硅衬底,所述纯化硅氧化硅层靠近应变纯化硅层;
或者,所述绝缘层包括依次层叠在自然硅衬底上的自然硅氮化硅层和纯化硅氮化硅层,所述自然硅氮化硅层靠近自然硅衬底,所述纯化硅氮化硅层靠近应变纯化硅层。
5.一种用于半导体量子计算的应变纯化硅衬底的形成方法,其特征在于,包括如下步骤:
提供一基础衬底,在基础衬底上外延形成多层硅锗缓冲层,沿逐渐远离基础衬底的方向,多层硅锗缓冲层中的锗掺杂浓度逐渐增加,在位于表面的硅锗缓冲层上外延形成应变纯化硅层,得到施主衬底;
提供一自然硅衬底;
在施主衬底和/或自然硅衬底上形成至少一层绝缘层;
将施主衬底与自然硅衬底键合,去除基础衬底和多层硅锗缓冲层或去除基础衬底、多层硅锗缓冲层和部分应变纯化硅层,得到所述应变纯化硅衬底。
6.根据权利要求5所述的用于半导体量子计算的应变纯化硅衬底的形成方法,其特征在于,多层硅锗缓冲层中位于表面的硅锗缓冲层为纯化硅硅锗缓冲层,其他硅锗缓冲层为自然硅硅锗缓冲层。
7.根据权利要求5所述的用于半导体量子计算的应变纯化硅衬底的形成方法,其特征在于,所述硅锗缓冲层的厚度为0.5~1.5μm,相邻两层硅锗缓冲层中锗掺杂浓度之差为5~15%。
8.根据权利要求5至7所述的用于半导体量子计算的应变纯化硅衬底的形成方法,其特征在于,去除基础衬底和多层硅锗缓冲层采用减薄或者智能剥离的方式。
9.根据权利要求8所述的用于半导体量子计算的应变纯化硅衬底的形成方法,其特征在于,采用磨抛、干法刻蚀、化学机械抛光和湿法刻蚀中的一种或多种任意组合的方式去除基础衬底;
采用选择性腐蚀去除多层硅锗缓冲层。
10.根据权利要求8所述的用于半导体量子计算的应变纯化硅衬底的形成方法,其特征在于,采用智能剥离的方式,在将施主衬底与自然硅衬底键合之前还包括如下步骤:
对施主衬底进行离子注入,离子注入形成的剥离深度在应变纯化硅层、基础衬底与应变纯化硅层的界面或者基础衬底内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011321703.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造