[发明专利]三维存储器及其制备方法

说明书

本申请提供三维存储器及其制备方法。制备三维存储器的方法包括：在衬底的一侧上形成叠层结构以及贯穿叠层结构并延伸至衬底中的存储串单元；形成贯穿叠层结构并延伸至衬底中以及与存储串单元具有间距的共源极孔；经由共源极孔，在叠层结构中形成栅极间隙，并在栅极间隙中形成栅极层；以及在共源极孔的侧壁上形成包括第一沉积层、保护层和第二沉积层的侧壁结构，以覆盖共源极孔的侧壁以及栅极层的端部。根据该制备方法，通过在侧壁结构中设置保护层，避免在对侧壁结构进行刻蚀时，在盖帽层中形成较大台阶，从而避免了在对共源极进行化学机械研磨时在台阶处出现金属残留物，规避了由于金属残留物而导致的漏电和短路问题。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及三维存储器的结构及其制备方法。

背景技术

半导体技术发展了以金属栅极替代多晶硅栅极并使用高介电常数材料作为栅极阻挡层的半导体器件。在该器件中，使用高介电常数材料可以有效地减小栅极阻挡层的厚度、进一步缩小器件的尺寸并提高器件的性能。

在三维存储器中，栅极阻挡层的厚度对后续的制备工艺有十分重要的影响。为了满足器件要求，栅极附近的栅极阻挡层的厚度不宜过厚。然而，在共源极(Array CommonSource，ACS)孔的侧壁附近的栅极阻挡层较薄的情况下，对共源极的侧壁结构进行刻蚀，会导致侧壁附近的栅极阻挡层损失严重，从而导致三维存储器的顶部盖帽层受到腐蚀，因此形成较大的台阶。由此，在对共源极进行化学机械研磨时将在台阶处遗留金属残留物，从而导致存储器件发生漏电和短路，严重影响器件的电气性能。

发明内容

本申请提供可至少部分地解决现有技术中存在的上述问题的三维存储器及其制备方法。

本申请一方面提供了制备三维存储器的方法，该方法包括：在衬底的一侧上形成叠层结构以及贯穿叠层结构并延伸至衬底中的存储串单元；形成贯穿叠层结构并延伸至衬底中以及与存储串单元具有间距的共源极孔；经由共源极孔，在叠层结构中形成栅极间隙，并在栅极间隙中形成栅极层；以及在共源极孔的侧壁上形成包括第一沉积层、保护层和第二沉积层的侧壁结构，以覆盖共源极孔的侧壁以及栅极层的端部。在实施方式中，形成侧壁结构包括在共源极孔的侧壁上依次形成第一沉积层、保护层和第二沉积层。在另一实施方式中，形成侧壁结构包括在共源极孔的侧壁上依次形成保护层、第一沉积层和第二沉积层。在实施方式中，在形成共源极孔之前，该方法还包括在叠层结构的远离衬底的表面上形成盖帽层，以覆盖叠层结构的该表面和存储串单元的顶部。在实施方式中，该方法还包括在形成有侧壁结构的共源极孔中形成共源极。在实施方式中，保护层包括高介电常数材料。在实施方式中，该高介电常数材料为Al₂O₃。在实施方式中，该第一沉积层和该第二沉积层中至少之一包括氧化硅。在实施方式中，该方法还包括在形成栅极层之前，在栅极间隙的内壁和共源极孔的侧壁上形成栅极阻挡层。在实施方式中，形成栅极层包括在栅极阻挡层上依次形成黏合层和金属层。在实施方式中，形成栅极层还包括去除栅极层位于栅极间隙外的部分以暴露黏合层和金属层的端部。在实施方式中，金属层包括钨。在实施方式中，在形成共源极孔后，该方法还包括经由共源极孔对衬底进行掺杂，以形成公共源区。在实施方式中，该方法还包括在形成侧壁结构之后，去除侧壁结构的位于共源极孔的底表面上的部分，以暴露公共源区。