[发明专利]一种基于Flip-chip连接的超薄封装件及其制作工艺

说明书

本发明提供了一种基于Flip‑chip连接的超薄封装件及其制作工艺，封装件包括：包括塑封体、芯片、多个金属凸点、镀银层、镀NiPdAu层、铜倒角连接层以及引线框架；镀银层为多段式层结构，且形成相互独立间隔的层段；芯片的电气面植有金属凸点；芯片通过金属凸点电气接合于镀银层上；塑封体能够将金属凸点、芯片、镀银层、镀NiPdAu层和铜倒角连接层填充包围；金属凸点与引线框架通过导线连通；使其金属凸点、镀银层、铜倒角连接层与镀NiPdAu层构成电路的电源和信号通道。可进行产品制作流程，无需过多加工框架载体，缩短设计周期，降低成本；同时降低了塑封料压力，增加了塑封料与金属框架的接合面积，封装可靠性大幅提升。

技术领域

本发明属于集成电路封装技术领域，具体涉及一种基于Flip-chip连接的超薄封装件及其制作工艺。

背景技术

集成电路扁平无引脚封装(QFN/DFN)，在近几年随着通讯设备(如基站、交换机)、智能手机、便携式设备(如平板电脑)、可穿戴设备(如智能手表、智能眼镜、智能手环等)的普及而迅速发展，特别适用于有高频、高带宽、低噪声、高导热、小体积、高速度等电性需求的大规模集成电路的封装，集成电路扁平无引脚封装(QFN/DFN)有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率；该封装由于引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30％-50％；所以它能提供卓越的电性能，同时还提供了出色的散热性能。

传统的集成电路扁平无引脚封装封装(QFN/DFN)主要存在以下不足：框架载体的QFN/DFN封装产品需要根据芯片尺寸及电路连通需求设计框架图形，再用腐蚀等方法将框架加工成设计好的图形，设计及制作周期长，成本比较高；并且目前的QFN/DFN封装系列封装件在凸点的排布以及I/O的密集程度上也由于框架设计及框架制造工艺而有所限制。同时，由于框架在腐蚀变薄后，在模具内有滑动的风险，封装可靠性得不到保障；以及传统的QFN/DFN产品厚度仍然比较大，无法满足当前的便携式设备对小体积、高密度封装的需求。

发明内容

为了克服上述现有技术存在的问题，本发明提供了一种基于Flip-chip连接的超薄封装件及其制作工艺，生产产品前不再需要根据芯片尺寸及电路连通设计框架图形及加工框架，在引线框架制作过程中即可设计图形，使用普通的金属板即可制作产品，无需对金属板进行过多加工，制作周期短，极大降低成本。在很大程度上使目前集成电路扁平无引脚系列封装件不再被框架设计及制作工艺所局限，使得产品凸点的排布以及I/O的密集程度上得到极大的提升。同时，在图形镀银层和框架基板之间增加一层铜倒角互连层，塑封之后形成有效的防拖拉结构，极大地降低了框架在腐蚀变薄后，在模具内滑动的风险，同时降低了塑封料压力，增加了塑封料与金属框架的接合面积，封装可靠性大幅提升。

为达此目的，本发明采用以下技术方案：

一种基于Flip-chip连接的超薄封装件，所述封装件包括：

塑封体、芯片、多个金属凸点、镀银层、镀NiPdAu层、铜倒角连接层以及引线框架；

所述镀银层为多段式层结构，且形成相互独立间隔的层段；

所述芯片的电气面植有所述金属凸点；所述芯片通过所述金属凸点电气接合于所述所述镀银层上；

所述塑封体能够将所述金属凸点、所述芯片、所述镀银层、所述镀NiPdAu层和所述铜倒角连接层填充包围；

所述金属凸点与引线框架通过导线连通；使其所述金属凸点、所述镀银层、所述铜倒角连接层与所述镀NiPdAu层构成电路的电源和信号通道。

本实施例中，所述塑封体为绝缘材质，填充在整个封装件的空间内部。

本发明还包括一种基于Flip-chip连接的超薄封装件的制作工艺，具体按照

以下步骤进行：