[发明专利]反熔丝晶体管及其制造方法、存储单元及其阵列、芯片

说明书

本公开提供一种反熔丝晶体管及其制造方法、存储单元、存储单元阵列、芯片，该反熔丝晶体管包括：半导体衬底及形成于其内的浅槽隔离层；形成于半导体衬底和浅槽隔离层之上的栅极氧化层；形成于栅极氧化层之上的栅极，栅极的底面宽度大于浅槽隔离层的上表面宽度，浅槽隔离层的上表面边缘位于栅极的底面边缘以内。本公开实施例通过浅槽隔离层将一个反熔丝晶体管分隔为两个独立的反熔丝结构，能够缩小存储器件尺寸。本公开还将栅极氧化层设计为圆弧状，使电场集中在栅极氧化层的圆弧部分，使击穿位置能够控制在很小区域内，使击穿后的电阻值能位于一定阻值范围内，有利于简化反熔丝晶体管的读取电路，提高使用该反熔丝晶体管的存储器件的可靠性。

技术领域

本公开涉及半导体器件技术领域，更为具体来说，本公开涉及一种反熔丝晶体管及

其制造方法、存储单元、存储单元阵列、芯片。

背景技术

随着半导体技术的发展，在DRAM(Dynamic Random Access Memory，动态随机存取存储器)中使用的熔丝(fuse)，从以物理性切断的金属熔丝(metal fuse)逐渐转变为使用脉冲电压的反熔丝(antifuse)。

相关技术中DRAM芯片的存储单元包括反熔丝晶体管，反熔丝晶体管包括设置于半导体衬底之上的栅极和栅极氧化层。对栅极施加脉冲电压，能够将栅极氧化层击穿，使反熔丝晶体管由绝缘状态转变为导通状态。但相关技术中存储单元中包括选择晶体管和反熔丝晶体管两个晶体管，占用的芯片面积较多，不利于存储器件的尺寸缩减。

发明内容

为解决现有的半导体结构存在的问题，本公开提供了一种反熔丝晶体管及其制造方法、存储单元、存储单元阵列、芯片，一个反熔丝晶体管可以分别与两个选择晶体管构成两个存储单元，能够缩小存储单元的尺寸，使得采用该存储单元的存储器件中存储单元的排列更加紧凑，进一步缩小存储器件的尺寸。

根据一个或多个实施例，一种反熔丝晶体管，包括：半导体衬底及形成于所述半导体衬底内的浅槽隔离层；形成于所述半导体衬底和所述浅槽隔离层之上的栅极氧化层；形成于所述栅极氧化层之上的栅极，所述栅极的底面宽度大于所述浅槽隔离层的上表面宽度，且所述浅槽隔离层的上表面边缘位于所述栅极的底面边缘以内。

根据一个或多个实施例，一种存储单元，包括：选择晶体管和任一实施例提供的反熔丝晶体管；所述选择晶体管形成于所述半导体衬底之上，且位于所述反熔丝晶体管的一侧或两侧；位于所述选择晶体管和所述反熔丝晶体管之间的所述反熔丝晶体管的第一有源区复用为所述选择晶体管的第一源/漏区。

根据一个或多个实施例，一种存储单元阵列，包括：沿第一方向设置的多条位线和沿与所述第一方向交叉的第二方向设置的多条字线及多条反熔丝栅极线；多个上述任一实施例提供的存储单元；每个存储单元中选择晶体管的栅极均连接至字线上，每个存储单元中选择晶体管的第二源/漏区均连接至位线上，每个存储单元中反熔丝晶体管的栅极均连接至反熔丝栅极线上。

根据一个或多个实施例，一种芯片，包括上述任一实施例提供的存储单元阵列。

根据一个或多个实施例，一种电子设备，包括上述任一实施例提供的反熔丝晶体管。

根据一个或多个实施例，一种反熔丝晶体管的制造方法，包括：提供半导体衬底；在所述半导体衬底内形成浅槽隔离层；在所述半导体衬底和所述浅槽隔离层上形成栅极氧化层；在所述栅极氧化层上形成栅极，所述栅极的底面宽度大于所述浅槽隔离层的上表面宽度，且所述浅槽隔离层的上表面边缘位于所述栅极的底面边缘以内。

本公开的有益效果为：