[发明专利]包括页缓冲器的半导体存储器装置

说明书

包括页缓冲器的半导体存储器装置。一种半导体存储器装置包括：存储器单元；以及页缓冲器，其包括通过位线联接到存储器单元的感测电路。该页缓冲器包括：包括在感测电路中的第一晶体管；以及不包括在感测电路中的第二晶体管。联接到第一晶体管的第一触点的横截面尺寸和联接到第二晶体管的第二触点的横截面尺寸彼此不同。第二触点的横截面尺寸小于第一触点的横截面尺寸。

技术领域

各种实施方式总体上涉及半导体存储器装置，具体地，涉及一种包括页缓冲器的半导体存储器装置。

背景技术

易失性存储器装置具有较高的写速度和读速度，但是如果其电源中断则可能丢失存储在其中的数据。非易失性存储器装置具有相对低的写速度和读速度，但是即使其电源中断也可保持存储在其中的数据。因此，为了存储无论电源如何均应该保持的数据，使用非易失性存储器装置。

在非易失性存储器装置当中，NAND闪存装置广泛用作数据存储装置。NAND闪存装置可使用多个页缓冲器来执行读取和输出存储在存储器单元中的数据所需的操作。

发明内容

各种实施方式涉及能够减小页缓冲器的尺寸的措施。

在实施方式中，一种半导体存储器装置可包括：存储器单元；以及页缓冲器，其包括通过位线联接到存储器单元的感测电路。该页缓冲器可包括：包括在感测电路中的第一晶体管；以及不包括在感测电路中的第二晶体管。联接到第一晶体管的第一触点的横截面尺寸和联接到第二晶体管的第二触点的横截面尺寸可彼此不同。第二触点的横截面尺寸可小于第一触点的横截面尺寸。

在实施方式中，一种半导体存储器装置可包括：存储器单元阵列，该存储器单元阵列限定在层叠在逻辑结构上的存储器结构中；以及页缓冲器，该页缓冲器限定在逻辑结构中，该页缓冲器包括读取存储在存储器单元阵列中的数据的感测电路。该页缓冲器可包括：第一晶体管，该第一晶体管被包括在感测电路中；以及第二晶体管，该第二晶体管不被包括在感测电路中。联接到第一晶体管的第一触点的横截面尺寸和联接到第二晶体管的第二触点的横截面尺寸可彼此不同。

在实施方式中，一种半导体存储器装置可包括：存储器单元阵列，该存储器单元阵列限定在单元晶圆中；以及页缓冲器，该页缓冲器限定在结合到单元晶圆上的外围晶圆中，该页缓冲器包括读取存储在存储器单元阵列中的数据的感测电路。该页缓冲器可包括：第一晶体管，该第一晶体管被包括在感测电路中；以及第二晶体管，该第二晶体管不被包括在感测电路中。联接到第一晶体管的结区域的第一触点的横截面尺寸和联接到第二晶体管的结区域的第二触点的横截面尺寸可彼此不同。

附图说明

图1是示出根据本公开的实施方式的半导体存储器装置的表示的框图。

图2是示出图1所示的存储块之一的表示的等效电路图。

图3是示出图1所示的页缓冲器的表示的电路图。

图4是示出根据本公开的实施方式的页缓冲器的表示的电路图。

图5是示出配置页缓冲器的晶体管的表示的示意性横截面图。

图6是示出根据本公开的实施方式的配置页缓冲器的晶体管的表示的俯视图。

图7是沿着图6的线A-A’和B-B’截取的横截面图。

图8是示出根据本公开的实施方式的半导体存储器装置的表示的横截面图。

图9是示出根据本公开的另一实施方式的半导体存储器装置的表示的横截面图。

图10是示意性地示出包括根据本公开的实施方式的半导体存储器装置的存储器系统的框图。

图11是示意性地示出包括根据本公开的实施方式的半导体存储器装置的计算系统的框图。

具体实施方式