[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、分立于衬底上的栅极结构、位于栅极结构两侧的源漏掺杂层以及位于栅极结构之间的层间介质层，基底包括器件区和伪器件区，伪器件区的延伸方向与栅极结构的延伸相垂直；去除伪器件区中，部分厚度的栅极结构和层间介质层，形成第一开口；去除第一开口露出的栅极结构，形成第二开口；在第二开口中形成第一阻断层。本申请实施例，在第二开口中形成第一阻断层，相应的第一阻断层不易形成在层间介质层上，相应的，刻蚀层间介质层，形成露出源漏掺杂层的源漏开口的过程中，形成源漏开口的过程中，第一阻断层不易起到暂时刻蚀停止的作用，有利于提高半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应。

在半导体制作中，需要形成将所述鳍式场效应晶体管的源漏掺杂层连接至后段金属互连结构的源漏插塞，源漏插塞的形成质量好坏对半导体结构的性能有着重要影响。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、分立于所述衬底上的栅极结构、位于所述栅极结构两侧的源漏掺杂层以及位于所述栅极结构之间的层间介质层，所述基底包括器件区和伪器件区，所述伪器件区的延伸方向与所述栅极结构的延伸相垂直；去除所述伪器件区中，部分厚度的所述栅极结构和层间介质层，形成第一开口；去除所述第一开口露出的所述栅极结构，形成第二开口；在所述第二开口中形成第一阻断层；刻蚀所述层间介质层，形成露出所述源漏掺杂层的源漏开口，所述源漏开口的延伸方向与所述栅极结构的延伸方向相同。

可选的，在所述第二开口中形成第一阻断层的步骤包括：在所述第一开口和第二开口中形成介电材料层；去除所述第一开口中的所述介电材料层，剩余位于所述第二开口中的所述介电材料层作为第一阻断层。

可选的，采用干法刻蚀工艺去除所述第一开口中的所述介电材料层。

可选的，形成所述介电材料层的步骤包括：在所述第一开口和第二开口中保形覆盖氮化硅材料层；在所述氮化硅材料层上形成氧化硅材料层；或者，形成所述介电材料层的步骤包括：在所述第一开口和第二开口中形成氮化硅层。

可选的，所述半导体结构的形成方法还包括：形成所述第一阻断层后，在所述第一开口中形成第二阻断层；刻蚀所述层间介质层，形成露出所述源漏掺杂层的源漏开口的过程中，还刻蚀所述第二阻断层。

可选的，在所述第一开口中形成第二阻断层的步骤中，所述第二阻断层的材料与所述层间介质层的材料相同。

可选的，所述第二阻断层的材料包括氧化硅。

可选的，形成第一开口的步骤中，所述层间介质层的顶面至所述源漏掺杂层的顶面的距离大于