[发明专利]三维存储器及其制备方法、电子设备

说明书

本申请提供了三维存储器及其制备方法、电子设备。其中制备方法包括提供初始三维存储器，初始三维存储器包括衬底、覆盖衬底的半导体结构。形成覆盖半导体结构的第一叠层结构。形成贯穿第一叠层结构的底部选择栅狭缝。形成覆盖第一叠层结构与底部选择栅狭缝的第二叠层结构。形成贯穿第二叠层结构的虚拟NAND串，以露出底部选择栅狭缝。形成贯穿叠层结构与第二半导体材料层的第一栅缝隙、形成贯穿虚拟NAND串的第二栅缝隙。去除位于第一栅缝隙内的第二阻挡层。去除牺牲层。通过先形成底部选择栅狭缝，从而降低虚拟NAND串的贯穿深度，进而减小第二栅缝隙的蚀刻深度，从而有效地保护了第一半导体材料层。

技术领域

本申请属于电子产品技术领域，具体涉及三维存储器及其制备方法、电子设备。

背景技术

由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，随着三维存储器层数的增多，在制备的过程中，尤其是在制备栅缝隙时，会导致三维存储器的局部应力越来越大。目前，通常在制备栅缝隙之前，先制备虚拟NAND串，利用虚拟NAND串在制备栅缝隙时使整个三维存储器连接成一个整体，从而解决应力问题。但虚拟NAND串的制备会破坏三维存储器中的其他结构，从而形成结构缺陷，降低三维存储器的稳定性，影响三维存储器的质量。

发明内容

鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：

提供初始三维存储器，所述初始三维存储器包括衬底、覆盖所述衬底的半导体结构，所述半导体结构包括依次层叠设置的第一半导体材料层、第一阻挡层、牺牲层、第二阻挡层、以及第二半导体材料层；

形成覆盖所述半导体结构的第一叠层结构；

形成贯穿所述第一叠层结构的底部选择栅狭缝；

形成覆盖所述第一叠层结构与所述底部选择栅狭缝的第二叠层结构；

形成贯穿所述第二叠层结构的虚拟NAND串，以露出所述底部选择栅狭缝；

形成贯穿所述叠层结构与所述第二半导体材料层的第一栅缝隙、形成贯穿所述虚拟NAND串的第二栅缝隙，且所述第二栅缝隙连通所述第一栅缝隙；

去除位于所述第一栅缝隙内的第二阻挡层；及

去除所述牺牲层，形成空隙以使所述第一半导体材料层保留。

本申请第一方面提供的制备方法，通过在制备虚拟NAND串之前，先形成底部选择栅狭缝，并使底部选择栅狭缝位于后续形成虚拟NAND串的位置处。由于在虚拟NAND串的贯穿方向上有底部选择栅狭缝存在，在制备虚拟NAND串时，虚拟NAND串在遇到底部选择栅狭缝时便会停止继续向下蚀刻，最终形成只贯穿部分叠层结构(即贯穿第二叠层结构)的虚拟NAND串。

当制备栅缝隙时，可形成常规的贯穿所述叠层结构与所述第二半导体材料层第一栅缝隙、以及贯穿所述虚拟NAND串的第二栅缝隙，即第二栅缝隙也贯穿第二叠层结构，也可以理解为减少第二栅缝隙的贯穿深度，第二栅缝隙在蚀刻时遇到底部选择栅狭缝便停止，不会再继续向下蚀刻，从而露出底部选择栅狭缝。利用底部选择栅狭缝来实现对虚拟NAND串的阻挡作用，因此不会露出第一半导体材料层。随后在去除第二阻挡层时也只会去除第一栅缝隙内的第二阻挡层，而不会去除第二栅缝隙内的底部选择栅狭缝，更不会像相关技术中去除第一阻挡层，从而露出第一半导体材料层。因此在最终通过第一栅缝隙去除牺牲层时，第二栅缝隙由于只蚀刻到露出底部选择栅狭缝的位置，因此不会像相关技术中那样通过第二栅缝隙将第一半导体材料层给去除掉，从而有效地保护了第一半导体材料层，解决了因第一半导体材料层去除而导致的三维存储器结构不稳定的问题。因此本申请提供的制备方法保证了三维存储器结构的完整性、提高了三维存储器的稳定性，提高了三维存储器的质量。

其中，在“去除位于所述第一栅缝隙内的第二阻挡层”之前，还包括：