[发明专利]半导体结构制备方法、半导体器件和电子装置

权利要求书

1.一种半导体结构制备方法，其特征在于，包括：

形成基材层，并在所述基材层的第一表面上设置依次排列的多个第一沟槽，以及在所述基材层的第二表面上设置依次排列的多个第二沟槽，所述第一表面和所述第二表面分别位于所述基材层的相对两侧，每个所述第一沟槽的宽度以及每个所述第二沟槽的宽度为A1，15nm≤A1≤30nm，任意相邻的两个所述第一沟槽之间的距离为A2，任意相邻的两个所述第二沟槽之间的距离为A2，20nm≤A2≤60nm；

在每个所述第一沟槽和每个所述第二沟槽中形成催化金属，所述催化金属为分立的金属颗粒形态；

在所述第一表面上包括所述第一沟槽的位置沉积第一掺杂的非晶前驱体，所述第一掺杂的非晶前驱体与所述第二表面无交叠；

在所述第二表面上包括所述第二沟槽的位置沉积第二掺杂的非晶前驱体；

对形成有所述催化金属、所述第一掺杂的非晶前驱体和所述第二掺杂的非晶前驱体的基材层进行退火处理，在所述第一表面，所述催化金属沿着对应的第一沟槽移动，所述催化金属吸收所述第一掺杂的非晶前驱体并沿途形成第一掺杂的第一纳米线，在所述第二表面，所述催化金属沿着对应的第二沟槽移动，所述催化金属吸收所述第二掺杂的非晶前驱体并沿途形成第二掺杂的第二纳米线；

所述第一掺杂和所述第二掺杂为相同类型、不同浓度的掺杂，或者，所述第一掺杂和所述第二掺杂为不同类型的掺杂。

2.根据权利要求1所述的半导体结构制备方法，其特征在于，

形成基材层，并在所述基材层的第一表面上设置依次排列的多个第一沟槽，以及在所述基材层的第二表面上设置依次排列的多个第二沟槽的过程包括：

交替沉积第一基材层和第二基材层，以形成基材层，所述基材层包括层叠设置的多层第一基材层和多层第二基材层，任意相邻两层所述第一基材层之间设置有一层所述第二基材层，任意相邻两层所述第二基材层之间设置有一层所述第一基材层，任意一层所述第一基材层的厚度为A2，任意一层所述第二基材层的厚度为A1；

对所述基材层进行图案化，露出在所述基材层层叠方向上的第一表面和第二表面；

对所述第一表面上露出的所述第二基材层进行刻蚀，使所述第二基材层相对于所述第一基材层向内凹陷，形成第一沟槽，对所述第二表面上露出的所述第二基材层进行刻蚀，使所述第二基材层相对于所述第一基材层向内凹陷，形成第二沟槽。

3.根据权利要求2所述的半导体结构制备方法，其特征在于，

所述第二基材层为硅的氧化物薄膜，所述第一基材层为硅的氮化物薄膜；

对所述第一表面上露出的所述第二基材层进行刻蚀，使所述第二基材层相对于所述第一基材层向内凹陷，形成第一沟槽，对所述第二表面上露出的所述第二基材层进行刻蚀，使所述第二基材层相对于所述第一基材层向内凹陷，形成第二沟槽的过程包括：

使用氢氟酸溶剂对所述第一表面和所述第二表面上露出的所述硅的氧化物薄膜进行刻蚀，使所述硅的氧化物薄膜相对于所述硅的氮化物薄膜向内凹陷，形成所述第一沟槽和所述第二沟槽。

4.根据权利要求1所述的半导体结构制备方法，其特征在于，

每条所述第一纳米线包括两个端部和位于所述两个端部之间的中间部，每条所述第二纳米线包括两个端部和位于所述两个端部之间的中间部，形成所述第一纳米线和所述第二纳米线之后，还包括：

形成覆盖至少一条所述第一纳米线的中间部的第一栅极介质层，以及覆盖至少一条所述第二纳米线的中间部的第二栅极介质层；

形成第一电极、第二电极和第三电极，所述第一电极连接于所述至少一条所述第一纳米线的一个端部以及所述至少一条所述第二纳米线的一个端部，所述第二电极连接于所述至少一条所述第一纳米线的另一个端部，所述第三电极连接于所述至少一条所述第二纳米线的另一个端部；

在形成所述第一栅极介质层和所述第二栅极介质层之后，形成覆盖所述至少一条所述第一纳米线的中间部以及覆盖所述至少一条所述第二纳米线的中间部的栅极金属，所述第一栅极介质层位于所述至少一条所述第一纳米线和所述栅极金属之间，所述第二栅极介质层位于所述至少一条所述第二纳米线和所述栅极金属之间。