[发明专利]一种高能效屏蔽栅沟槽MOSFET及其制造方法

说明书

本发明涉及电子产品设计技术领域，具体涉及一种高能效屏蔽栅沟槽MOSFET及其制造方法，其技术要点在于：所述高能效屏蔽栅沟槽MOSFET的制造方法：S1：选用N型衬底，并在衬底表面淀积刻蚀掩蔽层，再在刻蚀掩蔽层通过刻蚀形成深槽结构；S2：在沟槽底部注入Phosphor；S3：在沟槽内形成栅氧化层，并淀积Poly1，利用Poly1标记光刻、刻蚀形成需要的区域；S4：在衬底表面淀积氧化硅，并对平坦衬底表面；S5：在衬底表面通过刻蚀形成cell区；S6：在cell区表面淀积Poly2，Poly2回刻至硅表面；S7：在深槽形成P+区域；S8：在衬底表面形成N+区域。通过多次次不同注入能量和注入剂量的匹配形成第二层线性变掺杂浓度的外延层，以得到在高频下具有低导通电阻RDSON、大电流密度和高UIS能力的MOSFET。

技术领域

本发明涉及电子产品设计技术领域，具体涉及一种高能效屏蔽栅沟槽MOSFET及其制造方法。

背景技术

VDMOS器件由于其驱动功率低，开关速度快，大电流等特性，在航空、航天、核工业等极端环境下有着广泛的应用。长期以来，VDMOS器件漏源击穿电压与通态电阻之间的矛盾是一大研究难点。相比于平面MOSFET结构，由于槽栅MOSFET(UMOS)有效消除了JFET区，则有着更小的导通电阻，在中低压器件中应用较为广泛。

目前，已有许多优化器件漏源通态电阻的方法，如选择最合适的沟道宽度与深度，优化体区注入浓度或建构双外延层结构等。在高压平面VDMOS器件中，还有工艺上较复杂的超结结构能有效解决漏源击穿电压与通态电阻之间的矛盾。这些方法虽然在一定程度上优化了导通电阻，但是并不能完全解决上述技术问题。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中形成的缺陷，从而提供一种高能效屏蔽栅沟槽MOSFET及其制造方法。

本发明的上述技术目的是通过以下技术方案得以实现的：

一种高能效屏蔽栅沟槽MOSFET的制造方法，包含以下步骤：

S1：选用N型衬底，并在衬底表面淀积刻蚀掩蔽层，再在刻蚀掩蔽层通过刻蚀形成深槽结构；

S2：在沟槽底部注入Phosphor；

S3：在沟槽内形成栅氧化层，并淀积Poly1，利用Poly1标记光刻、刻蚀形成需要的区域；

S4：在衬底表面淀积一层氧化硅，并对衬底表面进行平坦化；

S5：在衬底表面通过刻蚀形成cell区；

S6：在cell区表面淀积Poly2，进行Poly2回刻至硅表面；

S7：在深槽形成P+区域；

S8：在衬底表面形成N+区域；

S9：在深槽表面淀积ILD层，并运用CONT Mask利用光刻、刻蚀工艺形成接触孔；

S10：再次淀积4um厚的METAL层金属，引出金属电极；

S11：然后进行背金工艺形成背面drain电极。

优选的，所述S1中淀积刻蚀掩蔽层的方法包括：先在衬底表面淀积氧化硅，然后再淀积Si3N4和TEOS的复合层。

优选的，所述S2中，Phosphor注入能量还可以在30-140Kev之间，其注入剂量可以为8E11-1E14之间，注入角度为0-30°。

优选的，所述S3中栅氧化层的形成包括：先通过热氧在沟槽内生长300Å-1000Å的SAC氧化层，并通过湿法刻蚀将氧化层去除，在通过热氧生长为500Å-1500Å的栅氧化层，所述S3中淀积的Poly1中掺杂有phosphor，且Poly1的电阻率在1Ω～20Ω之间。