[发明专利]一种高能效屏蔽栅沟槽MOSFET及其制造方法有效
申请号: | 202010815193.1 | 申请日: | 2020-08-14 |
公开(公告)号: | CN112185816B | 公开(公告)日: | 2022-04-08 |
发明(设计)人: | 黄传伟;夏华秋;诸建周 | 申请(专利权)人: | 江苏东海半导体股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/423 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 214142 江苏省*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 能效 屏蔽 沟槽 mosfet 及其 制造 方法 | ||
1.一种高能效屏蔽栅沟槽MOSFET的制造方法,其特征在于:包含以下步骤:
S1:选用N型衬底,并在衬底表面淀积刻蚀掩蔽层,再在刻蚀掩蔽层通过刻蚀形成深槽结构,所述淀积刻蚀掩蔽层的方法包括:先在衬底表面淀积氧化硅,然后再淀积Si3N4和TEOS的复合层;
S2:在沟槽底部注入Phosphor,Phosphor注入能量在30-140Kev之间,其注入剂量为8E11-1E14之间,注入角度为0-30°;
S3:在沟槽内形成栅氧化层,并淀积Poly1,利用Poly1标记光刻、刻蚀形成需要的区域;
S4:在衬底表面淀积一层氧化硅,并对衬底表面进行平坦化;
S5:在衬底表面通过刻蚀形成cell区;
S6:在cell区表面淀积Poly2,进行Poly2回刻至硅表面;
S7:在深槽形成P+区域;
S8:在衬底表面形成N+区域;
S9:在深槽表面淀积ILD层,并运用CONT Mask利用光刻、刻蚀工艺形成接触孔;
S10:再次淀积4um厚的METAL层金属,引出金属电极;
S11:然后进行背金工艺形成背面drain电极。
2.根据权利要求1所述的高能效屏蔽栅沟槽MOSFET的制造方法,其特征在于:所述S3中栅氧化层的形成包括:先通过热氧在沟槽内生长300Å-1000Å的SAC氧化层,并通过湿法刻蚀将氧化层去除,在通过热氧生长为500Å-1500Å的栅氧化层,所述S3中淀积的Poly1中掺杂有phosphor,且Poly1的电阻率在1Ω~20Ω之间。
3.根据权利要求1所述的高能效屏蔽栅沟槽MOSFET的制造方法,其特征在于:所述S4中,淀积氧化硅的工艺为LPCVD,且S4中淀积后氧化硅的厚度在10000Å-20000Å之间。
4.根据权利要求1所述的高能效屏蔽栅沟槽MOSFET的制造方法,其特征在于:所述S5中使用IPO标记通过光刻、刻蚀形成cell区,且IPO的厚度在1000Å-5000Å之间。
5.根据权利要求1所述的高能效屏蔽栅沟槽MOSFET的制造方法,其特征在于:所述S6中淀积在cell区表面的Poly2中掺杂有phosphor,且Poly2的电阻率在1Ω~20Ω之间。
6.根据权利要求1所述的高能效屏蔽栅沟槽MOSFET的制造方法,其特征在于:所述S7中,通过在深槽中注入硼,并高温扩散以形成P+区域。
7.根据权利要求1所述的高能效屏蔽栅沟槽MOSFET的制造方法,其特征在于:所述S9中ILD层为淀积在Poly2外侧的NSG+BPSG的结合。
8.一种高能效屏蔽栅沟槽MOSFET,其特征在于:使用权利要求1-7任一所述的高能效屏蔽栅沟槽MOSFET的制造方法制备得到。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏东海半导体股份有限公司,未经江苏东海半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010815193.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造